ATMEGA88PA

El ATmega48PA / 88PA / 168PA / 328P ofrece una aproximación sucesiva ADC de 10 bits. El ADC está conectado a un canal analógico 8-Multip
lexer que permite ocho entradas de tensión unipolares construidas a partir de las patillas del puerto A. Las entradas de un solo extremo de tensión se refieren a 0V (GND). El ADC contiene un circuito de muestreo y retención que asegura que la tensión de entrada al ADC se mantiene a un nivel constante durante la conversión. Un diagrama de bloques del ADC se muestra en la Figura 23-1 en la página 251.
El ADC tiene un pasador tensión de alimentación analógica independiente, AVCC. AVCC no deberá diferir en más de ± 0,3 V de Vcc. Ver el párrafo "ADC Noise Canceler" en la página 256
 sobre cómo conectar este pin.
Tensiones de referencia interna de 1.1V nominalmente o AVCC se proporcionan en el chip. El referirse-cia de tensión puede ser desacoplado externamente en el pin AREF por un condensador para un mejor rendimiento de ruido.
El bit de energía Reducción de ADC, PRADC, en "Minimizar el consumo de energía" en la página 42 se debe desactivar escribiendo un cero lógico para que el ADC.
El ADC convierte una tensión de entrada analógica a un valor digital de 10 bits a través de la aproximación sucesiva. El valor mínimo representa GND y el valor máximo representa el voltaje en el pin AREF menos 1 LSB. Opcionalmente, AVCC o un voltaje interno de referencia 1.1V se pueden conectar al pin AREF escribiendo a los bits REFSn en el Registro ADMUX. La referencia de tensión interna puede por lo tanto ser desacoplado por un condensador externo en el pin AREF mejorar
inmunidad al ruido.

El canal de entrada analógica se selecciona por escrito a los bits MUX en ADMUX. Cualquiera de los pines de entrada ADC, así como GND y una referencia de tensión de banda prohibida fija, se puede seleccionar como entradas asimétricas a la ADC. El ADC está habilitado de adoquín
ing ADC Enable bit, ADEN en ADCSRA. Selecciones de referencia de voltaje y los canales de entrada no entrarán en vigor hasta ADEN está establecido. El ADC no consume energía cuando ADEN se borra, por lo que se recomienda apagar el ADC antes de entrar en los modos de suspensión de ahorro de energía.
El ADC genera un resultado de 10 bits que se presenta en el ADC registros de datos, ADCH y ADCL. Por defecto, el resultado se presenta justo ajustado, pero opcionalmente se puede presentar izquierda ajustado activando el bit Adlar en ADMUX.
Si el resultado se deja ajustado y no se requiere una precisión más de 8 bits, es suficiente para leer ADCH. De lo contrario, ADCL debe leerse primero, entonces
ADCH, para asegurar que el contenido de los registros de datos pertenece a la misma conversión. Una vez ADCL se lee, el acceso a los datos de los Registros ADC
esta bloqueado. Esto significa que si ADCL se ha leído, y una conversión completa antes de leer ADCH, ni registro se actualiza y el resultado de la conversión se pierde. Cuando se lee ADCH, acceso ADC a la ADCH y ADCL Registros se vuelve a activar. El ADC tiene su propia interrupción que puede ser activado cuando una conversión completa. Cuando se prohíbe el acceso ADC para los registros de datos entre la lectura de ADCH y ADCL, la interrupción se disparará incluso si el resultado se pierde

Inicio de una conversión
Una sola conversión se inicia mediante la desactivación del bit de energía Reducción de ADC, PRADC, en
"Minimizar el consumo de energía" en la página 42, escribiendo un cero lógico a ella y escribir un lógico al bit ADC Iniciar conversión, ADSC. Este bit se mantiene alta, siempre y cuando la conversión está en curso y se borrará por el hardware cuando se completa la conversión. Si se selecciona un canal de datos diferente mientras es una conversión
en curso, el ADC terminará la conversión de corriente antes de realizar el cambio de canal.
Alternativamente, una conversión puede ser activado automáticamente por diversas fuentes. AutoTriggering IsEnabled estableciendo el ADC Auto disparador Activar bit, ADATE en ADCSRA. La fuente de disparo se selecciona ajustando los bits ADC Gatillo Select, ADTS en ADVERBIO (Ver descripción de los bits ADTS para obtener una lista de las fuentes de disparo). Cuando un flanco positivo se produce en la señal de disparo seleccionada, el prescaler ADC se pone a cero y se inicia una conversión. Esto proporciona un método de iniciar conversiones a intervalos fijos. Si la señal de disparo todavía se establece cuando la conversión se completa, una nueva
no se iniciará la conversión. Si otro flanco positivo se produce en la señal de disparo durante la conversión, se ignorará el borde.
Tenga en cuenta que una bandera de interrupción se establecerá incluso si la interrupción específica está deshabilitado o la interrupción Global Enable bit en SREG se borra. Una conversión de este modo puede ser activado sin causar una interrupción. Sin embargo, la bandera de interrupción debe ser limpiado con el fin de
desencadenar una nueva conversión en el próximo evento de interrupción.

Usando la bandera de interrupción ADC como fuente de disparo hace que el ADC se inicia una nueva conversión tan pronto como la conversión en curso ha terminado. El ADC entonces opera en el modo gratuito Correr, constantemente muestreo y actualización del registro de datos ADC. La primera conversión debe comenzar escribiendo un lógico al bit ADSC en ADCSRA. En este modo el ADC realizará conversiones sucesivas, independientemente de si la interrupción de la bandera de ADC, ADIF se borra o no.

Si Auto Activación está activada, las conversiones individuales se pueden iniciar escribiendo ADSC en ADCSRA a uno. ADSC también se puede utilizar para determinar si una conversión está en curso. El bit ADSC será leído como uno durante una conversión, independientemente de cómo se inició la conversión.

...