5 - Circuitos secuenciales

Diseño Lógico

Circuitos secuenciales

Prof. Antonio Ortiz

1. Introducción

Introducción

• La lógica combinacional es capaz de realizar operaciones interesantes, como sumas y restas. El rendimiento de secuencias de operaciones útiles usando solo lógica combinacional requiere el uso de muchas estructuras en cascada. El hardware para hacer esto es costoso e inflexible.
• Para realizar operaciones secuenciales es necesario construir circuitos que puedan almacenar información entre las operaciones. Estos circuitos se conocen como circuitos secuenciales.

2

Circuitos secuenciales

[pic 1][pic 2]

• Los elementos de almacenamiento son circuitos capaces de almacenar información binaria.
• La información binaria almacenada en estos elementos en algún instante de tiempo define el estado del circuito secuencial en ese tiempo.
• Un circutio secuencial se especifica mediante una secuencia de tiempo de entradas, estados internos y salidas.
• Circuito secuencial sincróno y asíncrono.        3

[pic 3]

• (a) La información presente en la entrada del buffer al tiempo t aparece en la salida del buffer al tiempo t+tG.
• (b) La salida producida por el buffer será 0 al tiempo t+tG. Esta salida es aplicada a la entrada, por lo tanto, la salida será 0 al tiempo t+2tG. Esta relación entre la entrada y la salida se mantiene para todo t.
• (d) El buffer se implementa mediante dos inversores.

X = X[pic 4]

Sincróno

• Un circuito secuencial sincrónico es un sistema cuyo comportamiento puede definirse a partir del conocimiento de sus señales en instantes discretos de tiempo.
• Emplea señales que afectan a los elementos de almacenamiento solo en instantes de tiempo discretos. La sincronización se logra mediante un dispositivo de temporización llamado generador de reloj que produce un tren periódico de pulsos de reloj.
• Los elementos de almacenamiento se ven afectados solo en alguna relación específica con cada pulso.
• Flip-flops

Asíncrono

• El comportamiento de un circuito secuencial asíncrono depende de las señales de entrada en cualquier instante de tiempo y del orden en que cambian las entradas.
• Difíciles de diseñar, ya que su comportamiento depende en gran medidad de los retrasos de las compuertas y del tiempo de los cambios de entrada.

5

• Un Flip-flop es un elemento de almacenamiento binario capaz de almacenar un bit de información y que tiene características de temporización. Recibe sus entradas del circuito combinacional y de una señal de reloj. Cambian su estado solo en respuesta al pulso de reloj.
• Para la operación síncrona, cuando falta un pulso de reloj, las salidas del flip-flop no pueden cambiar incluso si las salidas del circuito combinacional que activa sus entradas cambian de valor.

6[pic 5][pic 6]

Latches

• Un elemento de almacenamiento puede mantener un estado binario indefinidamente (siempre que se suministre energía al circuito), hasta que una señal de entrada le indique que cambie de estado.
• Los elementos de almacenamiento más basicos son latches, a partir de los cuales se suelen construir flip-flops.
• A pesar que los latches son comunmente usados para construir flip-flops, también pueden ser usados con métodos de temporización más complejos para implementar circuitos sequenciales directamente.

Latches SR y S R[pic 7][pic 8]

El latch SR es un circuito construido a partir de dos compuertas NOR cruzadas.

[pic 9]

Tabla de verdad NOR

[pic 10]        [pic 11][pic 12]

[pic 13][pic 14]

El latch S R es un circuito construido a partir de dos compuertas NAND

cruzadas. Opera con ambas entradas normalmente en 1, hasta que se requiera cambiar el estado del latch.

Tabla de verdad NAND[pic 15]

1. Diagrama lógico        (b) Tabla de funciones[pic 16]

La operación básica de los latches NOR y NAND se puede modificar añadiendo una entrada de control que determina cuando puede cambiar el estado del latch.

[pic 17]

Latches D

Una manera de eliminar el estado indefinido en el latch SR es asegurando que las entradas S y R nunca sean igual a 1 al mismo tiempo. Esto se hace en el latch D.

[pic 18]

Símbolos gráficos para los latches

[pic 19]

Flip-Flops

• El estado de un latch o un flip-flop cambia por un cambio en la entrada de control. Este cambio momentáneo se llama trigger. El latch D con pulsos en su entrada de control es básicamente un flip-flop que se activa cada vez que el impulso pasa al nivel lógico 1. Mientras la entrada de pulso permazca en este nivel, cualquier cambio en la entrada de datos cambiará la salida y el estado del latch.
• Los circuitos flip-flop se construyen de tal manera que puedan operar de manera adecuada cuando son parte de un circuito sequencial que utiliza una fuente de reloj común. El problema con el latch es que responde a un cambio en el nivel del pulso de reloj.

[pic 20]

1. Respuesta a nivel positivo

[pic 21]

1. Respuesta a cambios positivos

[pic 22]

1. Respuesta a cambios negativos

Flip-flop D activado por flanco

[pic 23][pic 24]

• Cuando el reloj es 0, la salida del inversor es 1. La salida del latch slave se habilita y su salida Q es igual a la salida del master Y. El latch master se deshabilita Clk=0.
• Cuando el pulso cambia a 1, el dato de la entrada D se transfiere al master. Sin embargo, el slave está deshabilitado mientras el reloj permanezca en 1.
• Se obtiene un cambio en la salida del flip-flop solo durante la transición del reloj de 1 a 0.

• El tiempo de respuesta de un flip-flop a los datos de entrada y al reloj debe tenerse en cuenta cuando se usan flip-flops activados por flancos.
• Hay un tiempo mínimo llamado tiempo de configuración durante el cual la entrada D debe mantenerse a un valor constante antes de que ocurra la transición del reloj.
• De manera similar, hay un tiempo mínimo llamado tiempo de retención durante el cual la entrada D no debe cambiar después de la aplicación de la transición positiva del reloj.
• El tiempo de retardo de propagación del flip-flop se define como el intervalo entre el cambio de flanco y la estabilización de la salida a un nuevo estado.
• Estos y otros parámetros se especifican en los libros de datos de los fabricantes para familias lógicas específicas.

[pic 25]

(a) Flanco positivo        (b) Flanco negativo

Flip-flop JK[pic 26]

• La entrada J establece el flip-flop a 1, la entrada K lo pone a 0 y cuando ambas entradas estan habilitadas, la salida se complementa.

D=JQ ' + K ' Q

D=Q ' +Q=1        para J =1 y K =0

D=0        para J =0 y K =1

D=Q '        para J =K =1

D=Q        para J =K =0        18

Flip-flop T

[pic 27]

• Útil para diseñar contadores binarios

D=T ⊕Q=TQ' +T ' Q

D=Q        para T=0, J =K =0

...