“FAMILIAS LOGICAS PARA EL DISEÑO” LABORATORIO N°3
Enviado por JHILMAR ARROYO URIBE • 3 de Agosto de 2022 • Informes • 680 Palabras (3 Páginas) • 133 Visitas
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA
[pic 1]
“FAMILIAS LOGICAS PARA EL DISEÑO”
LABORATORIO N°3
ALUMNO:
Jhilmar Arroyo Uribe 18190189
CURSO:
Laboratorio de Micro/Nano Sistemas electrónicos
PROFESOR:
Rubén Virgilio Alarcón Matutti
LIMA-2022
- Diseñar la función dada usando el estilo CMOS dinámico. Use el Diagrama de Tiempos (*) dado.
[pic 2]
[pic 3]
Aplicando Morgan
[pic 4]
[pic 5]
[pic 6]
Para diseñar con el estilo CMOS dinámico debemos utilizar transistores nMOS pulldown y una señal de reloj que dividirá el ciclo de operación de la puerta en dos fases: precarga (clk=0) y evaluación (clk=1).
[pic 7]
Una vez hecho esto, se nos hace más fácil realizar el layout pedido. Luego de realizar el layout se mostrará su comportamiento dinámico para sacar una tabla de valores y posteriormente un mapa de Karnaugh para confirmar que la ecuación resultante sea la misma que la ecuación [pic 8]
[pic 9]
Luego vemos su comportamiento dinámico
[pic 10]
De esto se obtiene la siguiente tabla de valores
X1 | X2 | X3 | Vout |
0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 |
0 | 1 | 0 | 0 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 0 |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 0 |
1 | 1 | 1 | 0 |
Esto resulta en:
[pic 11]
Comprobaremos lo resaltado en la simulación, los valores a probar son:
[pic 12]
[pic 13]
[pic 14]
Que en su correspondiente negativo sería:
[pic 15]
[pic 16]
[pic 17]
- En los circuitos mostrados, las dimensiones W/L se dan en micras. Hacer el layout. Mediante su curva de transferencia, determinar los parámetros y explicar su significado para cada circuito dado: VIH, VIL, VT, VOH, VOL, VM
[pic 18]
PRIMER CIRCUITO
Se construye el diseño con las dimensiones dadas en la guía, para el primer circuito inversor con dos transistores NMOS se tendrá el siguiente layout:
[pic 19]
Cuya área es la siguiente:
[pic 20]
A continuación, se muestra la curva característica de cada transistor.
Primer transistor
[pic 21]
Segundo transistor
[pic 22]
La siguiente gráfica muestra el funcionamiento del sistema. Como se puede apreciar, el circuito representa un inversor. Tanto el nivel de alto como el de bajo tienen cierta distorsión, con lo cual el “1” lógico no llega a ser 2.5V y el “0” lógico no llega a ser 0V, en cambio, el nivel alto llega hasta 2.058V y el nivel bajo a 0.391V. La gráfica también muestra su frecuencia de operación
[pic 23]
Para encontrar los parámetros, en primer lugar, se explicará cuáles son sus definiciones y como influyen en el diseño de CI:
- VOH: Salida de alto voltaje cuando el nivel de salida es un "1" lógico (nivel lógico alto)
- VOL: Salida de bajo voltaje cuando el nivel de salida es un "0" lógico (nivel lógico bajo)
- VIL: Tensión de entrada máxima que puede interpretarse como lógica "0",
- VIH: Voltaje de entrada mínimo que puede interpretarse como lógica "1".
- VT: Mínimo voltaje para que un transistor CMOS empiece a conducir.
- VM: Punto en donde el voltaje de salida es igual al voltaje de entrada.
En la siguiente imagen se muestra la curva de transferencia, indicando la posición de los parámetros.
[pic 24]
SEGUNDO CIRCUITO
se realiza el layout del segundo circuito, utilizando un PMOS y un NMOS
[pic 25]
Cuya área es la siguiente:
[pic 26]
A continuación, se muestra la curva característica de cada transistor.
Primer transistor
[pic 27]
Segundo transistor
[pic 28]
La siguiente gráfica muestra el funcionamiento del sistema. Como se puede apreciar, este circuito también representa un inversor. En este caso la salida presenta menos distorsión que en la salida del circuito anterior, los niveles alto y bajo están bien definidos, aunque debido a la frecuencia del clock de entrada se pueden apreciar ciertos glitches en la salida. La gráfica también muestra su frecuencia de operación.
...