Transistores BFT y Fet

Amplificadores BJT y FET.

Juan Daniel Villanueva Melendez. – juandaniel.1997@outlook.com

Erik Sebastian Luna Méndez. – erick-lm96@hotmail.com

Camilo Iván Solís Martínez. – camiloivansolismtz@gmail.com

Instituto Tecnológico de Saltillo, departamento de ingeniería eléctrica-electrónica, diseño con transistores.  

Resumen:

El presente análisis y simulación de la presente configuración se basa en el circuito de respuesta en baja y alta frecuencia de los amplificadores BJT y FET vistos en clase.

Palabras clave: Frecuencia media, baja frecuencia y alta frecuencia.

Abstract:
The present analysis and simulation of the present configuration is based on the low and high frequency response circuit of the BJT and FET amplifiers seen in class.

Keywords: Medium frequency, low frequency and high frequency.

Introducción:

Los análisis utilizados hasta ahora se han limitado a una frecuencia particular. Para el amplificador, fue una frecuencia que normalmente permitía ignorar los efectos de los elementos capacitivos, reducir el análisis a uno que incluía solo elementos resistivos y diversas fuentes independientes y controladas. Se investigara los efectos de los elementos de frecuencia introducidos por los elementos capacitivos más grandes de la red a bajas frecuencias.

1. Procedimiento:

Para esta práctica lo primero que se realiza es hacer un análisis en el circuito de amplificadores con BJT y FET y hacer cálculos del sistema por medio de fórmulas y un procedimiento adecuado para encontrar los valores deseados.

Análisis BJT.

[pic 2]

Figura 1. Configuración BJT.

Análisis De C.D. BJT.

IB

1.-)[pic 3]

1.-)Rth=(40KΩ)ll10kΩ=8kΩ

2.-)[pic 4]

2.-)[pic 5]

3.-)[pic 6]

3.-)[pic 7]

4.-)IE = 1.58mA

4.-).[pic 8]

5.-)Vce = 20 – 1.58mA(4kΩ + 2kΩ)

5.-)[pic 9]

Vce = 10.58v

Análisis De C.A. BJT.

1.-).[pic 10]

1-)[pic 11]

Fls = 6.74Hz.

Fle = 318.82Hz.

Flc = 25.67Hz.

Frecuencia de corte:

Fhi = 704.25kHz.

Fho = 8.71kHz.

FB = 2.42MHz.

Ft = 242MHz.

[pic 12]

[pic 13]

Figura 2. Circuitos de pequeña señal.

Análisis De C.D. FET.

[pic 14]

Figura 3. Configuración FET.

Análisis De C.D. FET.

1.-)ID = 2mA

2.-)VGS = -2v

2.-)[pic 15]

3.-)VDS = 20 – 2mA(1kΩ + 4.7kΩ)

3.-)[pic 16]

VDS = 8.6v

Análisis De C.A. en FET.

1.-)gmo==4mS[pic 17]

1.-) [pic 18]

2.-)gm== 2mS[pic 19]

2.-)[pic 20]

Flg = 15.64Hz.

Flc = 46.3Hz.

Fls = 238.73Hz.

Fhi = 945.67kHz.

Fho = 11.57MHz.

[pic 21]

[pic 22]

Figura 4. Circuitos de pequeña señal.

3.Simulación.

Una vez ya calculados los valores teóricamente en alta y baja frecuencia del BJT y FET, se tiene que realizar una simulación cada circuito en multisim para comprobar los valores. Se montan los circuitos en multisim.

Después con ayuda de un bode plotter se grafica lo que es alta y baja frecuencia de cada configuración (figuras 5, 6, 7 y 8).

[pic 23]

Figura 5. Baja frecuencia de BJT.

[pic 24]

Figura 6. Alta frecuencia de BJT.

[pic 25]

Figura 7. Baja frecuencia de FET.

...