PRACTICA 2: DISEÑO DE UN CONVERSOR EN SISTEMA NUMERICO FACTORIAL

Laboratorio arquitectura de computadores

Integrantes: Rosibel Rentería,  Edwing Arenas

Presentado a: ING. William Salamanca

PRACTICA 2: DISEÑO DE UN CONVERSOR EN SISTEMA NUMERICO FACTORIAL

INTRODUCCION

Para la práctica, se propone diseñar un transmisor de datos. Este consiste en leer un dato de 8 bits, capturarlo y transmitirlo por un canal de 1 bit, de manera serial, este dato debe transmitirse, sin pérdida de información, y enviarse a la orden de un pulsador que inicie la transmisión, además se debe enviar al exterior una señal que indique que el sistema envía la información.

DISEÑO E IMPLEMENTACION

Parte 1

Para el diseño, se considera que el problema se asemeja a una topología de circuitos digitales, como son los registros de desplazamiento. Estos permiten tomar un dato de manera serie o paralelo, para ser enviado de manera serie o paralelo. Para la solución del problema, se considera que la salida en un dato es serie, y el dato de entrada es paralelo. El diseño básico seria:[pic 4]

        [pic 5][pic 6][pic 7]

Teniendo en cuenta, en el diseño:

• El dato de entrada, puede durar medio ciclo de reloj.
• El sistema inicia, ante una señal de partida (start).
• Mientras el circuito no transmita nada, debe enviar una señal de 1.
• Debe tener un reset de los registros y del sistema en general.

Mediante las consideraciones, el diseño que se plantea como solución para el envió de un dato de 8 bits de manera serial es el presentado en la siguiente gráfica:

[pic 8][pic 9]

En el diseño se consideran las entradas /salidas como:

Dato (7:0); CE; CLK_50; Reset_asinc; Reset_sinc; load / Tx

Para el control del circuito, se diseña la máquina de estados que regirá el comportamiento de esta. De manera simple, se explica cómo es la máquina de estados, y que ocurre en esta.

El diseño de la máquina de estados se puede ver en la figura 4.

[pic 10][pic 11]

En el diagrama general del circuito, la entrada inicio, es la encargada de iniciar la secuencia de transmisión de datos. Mientras el sistema envía los datos en serie, se envía una señal de “ocupado”; también se ha agregado en la entrada, un registro, cuya única funcionalidad, es capturar la señal de entrada, y almacenarla un instante de tiempo. También debido a la implementación de registros (flipflop), es necesario de un reset asíncrono, que permita inicializarlos.

el diagrama de estados del circuito es :

TABLA DE ESTADOS

En diagrama de estados, la secuencia se inicia con la entrada INICIO. Mientras no se encuentre el sistema en estado “espera”, se activa la señal “ocupado”, esta es la encargada de mostrar al usuario que el circuito está enviando los datos y que está trabajando mientras que no está en reposo.

Mediante la herramienta ISE 10.1 se implementó el circuito planteado anteriormente. El diagrama RTL del diseño es:[pic 12]

[pic 13]

[pic 14][pic 15]

Mediante simulación, el diagrama de tiempo del circuito, es el siguiente:

[pic 16]

En el diagrama, podemos observar el dato de entrada y la señal de inicio accionadas al mismo tiempo. Además se pueden ver los estados de la máquina y el dato de salida Tx. Mediante el análisis de la máquina de estados y el diseño del datapath. Es posible analizar:

• El diseño está planteado para transmitir un dato en forma serial, aun cuando este se presente durante medio flanco de reloj.
• Cuando se inicia la máquina de estado. En el estado carga, el dato Q (0) que se envía durante ese estado, es el bit correspondiente al elemento almacenado en el registro, antes de que se envié en el estado q_0.
• En el diagrama de tiempo. La salida ocupado, corresponde a la salida loading en el esquema general.
• Cuando envía su último dato, pasa de estado q_7  a espera. En ese estado de espera, el sistema se reinicia y la salida se coloca a 1, sin embargo está habilitada la señal de entrada dato mediante el selector load=1.

Parte 2

Para el diseño de la parte 2, se considera el anterior diseño como un subcircuito. El objetivo es enviar de manera serial 5 datos de 8 bits, tomando como elemento base, una máquina de estados que controle el circuito de envió de 1 dato, más un multiplexor que me permita seleccionar el dato a enviar.

...