Reducción de circuitos lógicos mediante el mapa de Karnaugh.
Enviado por Iván Carhuapoma Mezarina • 26 de Abril de 2018 • Informes • 282 Palabras (2 Páginas) • 130 Visitas
Laboratorio 03
Tema: Reducción de circuitos lógicos mediante el mapa de Karnaugh.
Objetivo: Al término de la sesión, el estudiante aplica el método de reducción de funciones lógicas, aplicado a circuitos lógicos implementados con software de simulación.
EXPERIENCIA No 1
- Obtenga la primera forma canónica de la tabla de verdad mostrada en la figura
X | Y | Z | P |
0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 |
0 | 1 | 0 | 0 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 0 |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 1 |
- Simplifique la función mediante el mapa de Karnaugh
P1 = ................................................................................................. ................................................................................................. (Expresión Simplificada)
Circuito Simplificado:
- Implemente el circuito lógico simplificado con compuertas lógicas. Llene la tabla para P1 y compruebe que la función simplificada es igual a la original.
X | Y | Z | P1 |
EXPERIENCIA No 2
Obtención de la tabla de verdad a partir del mapa de Karnaugh
- A partir del mapa de Karnaugh mostrado determina la tabla de verdad la función lógica.
A | B | C | P1 |
[pic 1]
- Obtén la función lógica simplificada y verifica que cumpla con la tabla de verdad
anterior mediante el simulador.
A | B | C | P1 |
...