DISPOSITIVOS LOGICOS PROGRAMABLES AVANZADOS
Enviado por xavier_rios • 9 de Noviembre de 2014 • Exámen • 520 Palabras (3 Páginas) • 249 Visitas
DISPOSITIVOS LOGICOS PROGRAMABLES AVANZADOS
Hemos visto en el capítulo anterior el tema que nos explica a partir de la definición, clasificación y tipos de los dispositivos lógicos programables.
Clasificación de las memorias PROM y su evolución en el mercado
• PROM
• OTPROM
• UVPROM
• EEPROM
• EEPROM FLASH
Los conceptos básicos para poder comprender los principios, diseños, estructuras y detalles que tenemos que considerar antes de utilizar un PLD.
ARQUITECTURA DE LOS CPLD´s
Las arquitectura de los dispositivos en general son muy similares entre sí, varía muy poco de acuerdo al fabricante.
Matriz de conexión global:
Es la que permite realizar cualquier conexión entre los pines del bloque E/S con los bloques lógicos. Desde la matriz se tiene acceso a todos los pines bidireccionales del dispositivo, las entradas dedicadas y todas las realimentaciones. Entre sus fabricantes más destacados son:
• Cypress
• Altera
• PIA
• Xilinx
• ZIA
• ICT
• Arrray Logic
Bloques lógicos:
Cada bloque lógico tiene la estructura de matriz de AND, términos productos de asignación y macroceldas.
1. Macroceldas:
La mayoría de los modelos comercializados de macroceldas suelen disponer de dos tipos:
• Entrada/Salida
• Realimentación
Las macroceldas de entradas/salidas están conectadas al bloque de E/S, y por lo tanto se asocian a un pin E/S. los registros de estas pueden configurarse como RS, JK, T, D o cerrojo.
Las macroceldas de realimentación no tienen conexión con el bloque de E/S, si no que su salida se conecta a la matriz de interconexión global.
El número total de macroceldas varía de un dispositivo a otro. Nos podemos encontrar con los bloques que contienen 18, como puede ser la familia de:
• XC9500XX
• MAX3000A
El número total de macroceldas
...