Microcontroladores
Enviado por xlizarraga • 18 de Febrero de 2015 • 658 Palabras (3 Páginas) • 163 Visitas
Arquitectura CISC
En la arquitectura computacional, CISC (complex instruction set computer) es un modelo de arquitectura de computadora.
Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operandos situados en la memoria o en los registros internos, en contraposición a la arquitectura RISC.
Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayoría de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas generalmente microinstrucciones.
Los CISC pertenecen a la primera corriente de construcción de procesadores, antes del desarrollo de los RISC. Ejemplos de ellos son: Motorola 68000, Zilog Z80 y toda la familia Intel x86 usada en la mayoría de las computadoras personales actuales.
Para realizar una sola instrucción un chip CISC requiere de cuatro a diez ciclos de reloj.
Entre las ventajas de CISC destacan las siguientes:
• Reduce la dificultad de crear compiladores.
• Permite reducir el costo total del sistema.
• Reduce los costos de creación de sftware.
• Mejora la compactación de código.
• Facilita la depuración de errores.
Ejemplo de microprocesadores basados en la tecnología CISC:
• Intel 8086, 8088, 80286, 80386, 80486.
• Motorola 68000, 68010, 68020, 68030, 6840.
Ejemplo de microprocesadores basados en la tecnología CISC:
• MIPS, Millions Instruction Per Second.
• PA-RISC, Hewlett Packard.
• SPARC, Scalable Processor Architecture, Sun Microsystems.
• POWER PC, Apple, Motorola e IBM.
Arquitectura RISC
En la arquitectura computacional, RISC (del inglés reduced instruction set computer) es un tipo de microprocesador con las siguientes características fundamentales:
• Instrucciones de tamaño fijo y presentadas en un reducido número de formatos.
• Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.
El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria.
...