ClubEnsayos.com - Ensayos de Calidad, Tareas y Monografias
Buscar

Electronica Decodificador RDS


Enviado por   •  5 de Julio de 2011  •  401 Palabras (2 Páginas)  •  893 Visitas

Página 1 de 2

Decodificador RDS

Decodificador RDS

Desde hace tiempo se ven equipos de transmisión comercial de frecuencia modulada capaces de enviar señales codificadas usando como medio de transmisión la misma portadora que emplean para la señal de audio convencional.

Esta tecnología de transmisión de información es denominada RDS, del inglés Radio Data System y, como era de esperarse, hay circuitos integrados específicos que permiten su recepción y descifrado. En esta oportunidad emplearemos un SAA6579T, el cual requiere de muy pocos componentes externos para trabajar, y esos componentes son todos pasivos., a excepción de un cristal de cuarzo.

En el diagrama se observa la forma de conectar un decodificador a un sistema de recepción tradicional. Cabe aclarar que de haber cualquier filtro pasa bajos, altos o banda el módulo receptor debe tomar la señal antes del mismo. Una vez decodificada la señal RDS (si es que hay señal en la emisión) el dato aparecerá seriado por el pin data out, mientras que el timming lo fija la señal de reloj presente en clock out.

Circuito electronico

La figura muestra el diagrama de circuito electrónico. La señal multiplex, MPX, de-modulada, pero sin filtrar, se aplica al decodificador a través de su entrada MUX (pin 4). Esta señal tiene un ancho de banda de 60 KHz y la suministra el receptor de FM. En lo que respecta al ancho de banda, es esencial que la señal MPX llegue sin filtrar, esto es, debe contener la componente de 57 KHz que contiene la información RDS. Sobre esta señal no se permite ningún tipo de filtrado, por lo que deberemos asegurarnos de tal requisito a la hora de elegir el punto de extracción de la señal del receptor FM. Una característica digna de resaltar del SAA6579T es que este circuito incorpora un filtro paso banda de octavo orden para 57 KHz con un ancho de banda de 3 KHz. El circuito integrado automáticamente regenera la sub-portadora de 57 KHz y tras un proceso de de-modulación síncrona, una regeneración de los símbolos bifásicos y una decodificación diferencial obtenemos las señales de datos (RDDA), disponible en la patilla 2, señal de reloj (RDCL), en la patilla 16. Una tercera señal (QUAL), se utiliza para identificar una buena (QUAL="1") o mala (QUAL="0") calidad de recepción de los datos (disponible en la patilla

1). El procesador no utiliza esta señal, sin embargo, un LED (D1) luce cuando la recepción es demasiado pobre para garantizar unos datos RDS válidos.

...

Descargar como (para miembros actualizados)  txt (2.4 Kb)   pdf (53.7 Kb)   docx (9.1 Kb)  
Leer 1 página más »
Disponible sólo en Clubensayos.com