Construcción Del Laboratorio De Microelectrónica

Resumen Ejecutivo del Proyecto

Nombre del Proyecto:

Construcción del Laboratorio de Microelectrónica

Fecha de inicio: 1 de noviembre de 2001

Fecha de terminación: 1 de diciembre de 2003

Descripción del problema

El actual Laboratorio de Microelectrónica del INAOE comenzó su construcción e n 1972 e inicio actividades en 1974. A partir de entonces se han desarrollado tecnologías de fabricación de Circuitos Integrados (CIs) primero con tecnología Bipolar, después NMOS y finalmente CMOS. Es, a la fecha, el único laboratorio en el país con capacidad de fabricar CIs a partir de obleas de silicio. La mínima dimensión que puede ser resuelta en este laboratorio es de 10 m. El desarrollo y consolidación de la Coordinación de Electrónica, ha resultado en un incremento tanto en el equipo de fabricación como de caracterización de dispositivos y CIs. Por otro lado, las condiciones del actual laboratorio no permiten el control del ambiente; de tal manera que la reducción de geometrías tanto en dispositivos como en CIs es prácticamente imposible. Actualmente se encuentra bajo desarrollo un proceso de fabricación de CIs con tecnología BiCMOS con dimensión mínima de 0.8 m. Para este propósito es necesario la construcción de un nuevo Laboratorio de Microelectrónica con calidad de ambiente clase 1 en los puertos de carga del equipo de fabricación. Con el desarrollo de este proceso se tendrá capacidad de fabricar dispositivos y circuitos integrados que operen en el rango de RF y aplicaciones en comunicaciones inalámbricas.

Breve descripción del proyecto

El proyecto consiste en la construcción de un edificio de dos plantas que alojará el laboratorio. La planta baja de 800 m2 de área contendrá un cuarto limpio con clase 1 en los puertos de carga y clase 100 en el resto. La planta alta de la misma área será el de apoyo y albergará el equipo de caracterización de dispositivos y CIs. En la planta baja el ;área clase 1/100 ocupará 350 m2, el resto será el área de servicios y apoyo para la operación del equipo de fabricación. El proceso BiCMOS de 0.8 mm, será desarrollado y caracterizado en estas instalaciones. El dispositivo bipolar será un transistor bipolar con emisor de una aleación a-SiGe:H. Este dispositivo tendrá una frecuencia de corte unitaria de hasta 40 GHz. Mediante la incorporación de materiales a la tecnología de fabricación de silicio, se obtendrá una significativa reducción en las parásitas asociadas a la reducción de las dimensiones. La incorporación de materiales de baja constante dieléctrica, la reducción de resistencias de contacto a las regiones de fuente y drenaje de los dispositivos MOS y la ingeniería de estas mismas regiones, harán de este proceso de fabricación uno capaz de producir dispositivos y CIs operando en la frecuencias usadas en comunicaciones inalámbricas con el nuevo estándar de 2.3 GHz. Por otro lado la incorporación de materiales compatibles con al tecnología de silicio, permitirá el desarrollo de optoelectrónica en base de silicio, área en al que hemos incursionado con éxito [1-3].

El desarrollo de este proyecto permitirá contar con una tecnología nacional de fabricación de dispositivos y CIs para aplicaciones tanto en optoelectrónica como en comunicaciones inalámbricas. Con esto proyecto se formarán recursos humanos altamente calificados en el área de la electrónica moderna. Recursos humanos que formarán parte de masa crítica necesaria para hacer de nuestro país uno atractivo a la industria de alta tecnología, con la consecuente generación de empleos altamente calificados y de esta manera contribuir a elevar el nivel de vida de la población. Asimismo, este proyecto dará la pauta inicial para el desarrollo de la Nanoelectrónica, área de gran impacto a futuro muy próximo y en la que mediante el empleo de substratos de silicio con orientaciones de alto índice cristalino estaremos en posibilidades de insertarnos en este campo de gran actualidad. Por supuesto, que los resultados aquí obtenidos serán publicados en revistas de circulación internacional con arbitraje anónimo.

Organización participante:

Coordinación de Electrónica del INAOE.

Coordinador del proyecto:

Dr. Alfonso Torres Jacome

Como ha sido establecido en el Plan de Modernización Institucional 2000-2006 los objetivos generales del instituto son los siguientes:

• Realizar investigación científica básica y aplicada de alta calidad, multidisciplinaria, interinstitucional, de largo alcance y de gran impacto en astrofísica, óptica, electrónica y ciencia e ingeniería computacional.

• Formar recursos humanos a nivel de maestría y de doctorado en las áreas de competencia.

• Contribuir a la modernización de los sectores productivos a través del desarrollo y de transferencia de tecnología, así como fomentar la participación del sector productivo en proyectos de desarrollo tecnológico en las áreas de competencia del instituto.

El presente proyecto responde plenamente a las prioridades institucionales.

Propuesta del Proyecto

Nombre del Proyecto:

Construcción del Laboratorio de Microelectrónica

Fecha de inicio: 1 de noviembre de 2001

Fecha de terminación: 1 de diciembre de 2003

El laboratorio de Microelectrónica del INAOE comenzó a construirse en 1972 y en 1974 dio inicio a sus actividades. Inicialmente se desarrolló la tecnología BIPOLAR de fabricación de CIs en silicio. En este laboratorio se fabricaron en México los primeros circuitos integrados lógicos con la técnica de I2L (Integrated Injection Logic). Con la evolución de la tecnología de fabricación después se desarrolló la tecnología NMOS de fabricación de circuitos integrados. Finalmente, con al llegada al laboratorio del sistema de implantación de iones en 1982 se dio paso al desarrollo de la tecnología CMOS [4]. Las principales características del proceso ECMOSI son las siguientes: un proceso de fabricación completamente implantado, con compuerta de silicio policristalino y geometría mínima de 10 m. Sin embargo, con el desarrollo y consolidación de la Coordinación de Electrónica del INAOE, el equipo tanto de fabricación como de caracterización se ha visto incrementado a tal grado que las actuales instalaciones del laboratorio resultan insuficientes en su espacio y en el control de la calidad del aire.

De acuerdo al " International Roadmap for Semiconductors", el cual publica periódicamente por el "Semiconductor Industry Association" (SIA), y que es una proyección para el desarrollo de esta industria en la actual economía global. En la última versión de esta guía, publicada en el año 2000 [5], se ha señalado como una tendencia confiable, a pesar del escepticismo de algunos observadores, que los circuitos integrados seguirán obedeciendo al Ley de Moore hasta el año 2010. Alcanzando los transistores para ese año una longitud de canal de 0.07 µm ( 70 nanometros) en producción industrial. Es decir, la tecnología de silicio seguirá dominado el mercado por al menos otros 10 o 15 años.Por otro lado, se ha dado inicio en la Coordinación de Electrónica al desarrollo de una tecnología de fabricación de CIs con dimensión mínima de 0.8 m. La tecnología seleccionada es la BiCMOS, una combinación de dispositivos bipolares y CMOS que combinan lo mejor de cada uno de ellos, la velocidad del bipolar y el mínimo consumo de potencia del CMOS. La dimensión mínima de 0.8 m se ha seleccionado por su menor costo en comparación con menores dimensiones, y además porque en esta ya se aprecian los efectos de dimensiones reducidas. Con el desarrollo de esta tecnología se sentarán las bases para el desarrollo de la nanoelectrónica. En este nuevo laboratorio se desarrollaran los módulos principales a ser usados en el desarrollo de dispositivos y CIs que serán fabricados en silicio cristalino con orientaciones de alto índice, entre los que se puede mencionar la orientación ( 5 5 12) que presenta altas probabilidades de obtener “trincheras” a través de revelar las separaciones atómicas en estos planos de alto índice. Trincheras que llevarán a la tecnología CMOS en silicio con dimensiones al límite de la separación atómica [6].

Una de los grandes retos de la tecnología de fabricación de dispositivos y CIs en silicio, es la incorporación de materiales compatibles con esta, para la reducción de las parásitas asociadas a la miniaturización. En nuestro laboratorio hemos trabajado con gran éxito en este importante aspecto. De tal manera que se han desarrollado dispositivos novedosos que realizan funciones donde otros materiales diferentes al silicio realizaban estas funciones [1-3, 7, 8]. En base a esta experiencia se podrán atender las necesidades de la industria electrónica en la incorporación de nuevos materiales a la tecnología d silicio con el objetivo de reducir la aparición de componentes parásitas producto d la miniaturización. Tenemos ya en su etapa inicial el desarrollo de materiales de baja constante dieléctrica así como de ingeniería de drenaje y fuente en estructuras CMOS que resultarán en una constante de tiempo RC en el proceso de BiCMOS a ser desarrollado en el presente proyecto. De esta manera se espera una tecnología con mucho mejor desempeño que las actualmente se encuentran en uso para las dimensiones mínimas aquí propuestas.

Recientemente el Gobierno del Estado de Puebla está promoviendo al Estado de Puebla como un nuevo polo de desarrollo de la electrónica.

...