Procedimientos para diseno de dispositivos logicos programables utilizando xilinx 10.1 y lenguaje VHDL

PROCEDIMIENTOS PARA DISEÑO DE DISPOSITIVOS LÓGICOS PROGRAMABLES UTILIZANDO XILINX 10.1 Y LENGUAJE VHDL

Paso 1: Programa Xilinx ISE:

Abrir desde el icono en el escritorio de la PC o desde en inicio en todos los programas, la carpeta XILINX-ISE Design Suite el programa Project Navigator, que una vez que se abra quedará como icono en la barra de inicio.

Figura 1 Ícono del programa Xilinx ISE

Una vez abierto el programa observamos la ventana inicial en la figura 2 y le damos clicl al botón OK.

Figura 2 Ventana de apertura del ISE

Paso 2: Proyecto Nuevo.

a. Selecciona File en la ventana de apertura de ISE y después escoge New Project como lo observamos en la figura 3 marcado en color azul.

Figura 3 Ventana que muestra la selección de File y New Project

b. Create new Project: dentro de esta ventana encontramos tres cuadros que podemos apreciar en la figura 4 y que procedemos a describir:

• Project name: Escribimos el nombre del proyecto considerando que éste no puede tener espacios dentro del nombre, ni se pueden utilizar caracteres (¡”#$%&//), ni puede iniciar con un número.

Por ejemplo, si queremos diseñar una compuerta and de dos entradas y lo podemos nombrar como and2

• Project location: seleccionamos la carpeta donde queremos realizar el proyecto en C.

Ejemplo C: / Xilinx / and2

• Top level source type: En esta opción solo trabajaremos con dos tipos HDL o SCHEMATICS, dependiendo de qué formato queremos utilizar.

• Seleccionar Next y luego Yes para seguir al siguiente paso.

Figura 4 Ventana Create New Project : and2 de dos entradas

c. Device properties: Es en esta ventana donde inicializamos o revisamos los datos para el dispositivo lógico programable (DSP) en la figura 5.

o Product category: ALL

o Family: Spartan 3E

o Device: 100E, para la basys 2 y la 500E, para la spartan 3E.

o Package: CP 132, para la basys 2 y FG 320, para la Spartan 3E.

o Speed: -4

o Synthesis Tools: XST (Vhdl Verilog)

o ISE: Simulator (Vhdl/Verilog)

o Next para continuar.

Figura 5 Ventana Device Properties para BASIC 2

d. Create New Source

Cuando iniciamos un proyecto nuevo, no seleccionamos New source. Esta opción es para cuando hemos abierto un proyecto existente; por eso continuamos seleccionando Next.

En la ventana de add existing source le damos clik al botón Next y vamos a la siguiente ventana, nuevamente hacemos clik en Next y se abre New source wizard - summary que nos presenta un resumen con los datos del nuevo proyecto que podemos revisar si deseamos, antes de proseguir con Next y finalizar la apertura del mismo con Finish.

Figura 7 Create New Source

Figura 8 Add existing source

Figura 9 New source wizard – summary

e. Crear fuentes al nuevo proyecto

Para abrir las fuentes de trabajo para el diseño del circuito nos colocamos sobre el la carpeta creada y hacemos lo siguiente:

1. Selecciona New Source y se abrirá la ventana Select Source Type, En esta ventana escoge de VHDL MODULE. Le asignamos un nombre con las mismas reglas antes mencionadas. Puede ser el mismo nombre.

...