Trabajo Colaborativo 3 Sistemas Digitales Basicos

Introducción

Los multiplexores son circuitos combi nacionales con varias entradas y una salida de datos, y están dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada a la salida que es única.

En este trabajo profundizaremos en el desarrollo un multiplexor de línea de datos de 4bits.

Desarrollo actividades Individual

Se anexa los documentos Trabajo_de_Colaborativo1_individualpart1.pdf y Trabajo_de_Colaborativo1_individualpart1.pdf

Desarrollo actividades Grupal

Un multiplexor o selector de datos es un circuito lógico combi nacional que acepta varias entradas de datos y permite sólo a una de ellas alcanzar la salida. El encauzamiento deseado de los datos de entrada hacia la salida es controlado por entradas de SELECCIÓN (que algunas veces se conocen como entradas de enrutamiento). Muestra el diagrama funcional de un multiplexor general. En este diagrama las entradas y salidas se trazan como flechas grandes para indicar que pueden ser una o más líneas de señales. Existe una señal de entrada, EN, para permitir al multiplexor realizar su función. Cuando EN = 0, todas las salidas son 0.

El multiplexor actúa como un interruptor de posiciones múltiples controlado digitalmente, donde el código digital que se aplica a las entradas de SELECCIÓN controla qué entradas de datos serán trasladadas hacia la salida. Por ejemplo, la salida Z será igual a la entrada I0 para algún código de entrada se SELECCIÓN específico, y así sucesivamente. Dicho de otra manera, un multiplexor selecciona una de N fuentes de datos de entrada y transmite los datos seleccionados a un solo canal de salida. A esto se le llama MULTIPLEXAR.

MULTIPLEXOR BÁSICO DE 2 ENTRADAS. La figura 5.2, muestra la circuitería lógica de un multiplexor de 2 entradas,I0 e I1, y una entrada de selección S. El nivel lógico que se aplica a la entrada S determina qué compuerta Y se habilita de manera que su entrada de datos atraviese la compuerta O hacia la salida Z. Observando esto desde otro punto de vista, la expresión booleana de la salida es:

Z = I0 S' + I1 S

Con S=0, esta expresión se convierte en:

Z = I0 . 1 + I1 . 0

lo cual indica que Z será idéntica a la señal de entrada I0, que puede ser un nivel lógico fijo o bien una señal lógica que varia con el tiempo. Con S=1, la expresión se transforma en:

Z = I0 . 0 + I1 . 1

lo que muestra que la salida Z será idéntica a la señal de entrada I1.

MULTIPLEXOR DE 4 ENTRADAS. Se puede aplicar la misma idea básica para formar el multiplexor de 4 entradas, que se muestra en la figura 5.3. Aquí se tienen 4 entradas, que se transmiten en forma selectiva a la salida, con base en las 4 combinaciones posibles de las entradas de selección S1S0. Cada entrada de datos se accede con una combinación diferente de niveles de entrada de selección. I0 se captura con S1S0 negadas las dos, de manera que I0 pase a través de su compuerta Y hacia la salida Z sólo cuando S1=0 y S0=0. La tabla mostrada en la figura 5.3, da las salidas de los otros 3 códigos de selección de entrada.

Su símbolo.

En las familias lógicas TTL y CMOS se dispone regularmente de multiplexores de 2, 4, 8 y 16 entradas. Estos circuitos integrados pueden ser combinados para la multiplexación de un gran número de entradas.

Diseñando el multiplexor. La siguiente figura muestra el diagrama a bloques del multiplexor:

Multiplexor de 4 canales de entrada, cada uno de 4 bits (4x1)

Obsérvese que el multiplexor debe ser de 4 canales, cada uno

...