Sistema Digitales

REPÚBLICA BOLIVARIANA DE VENEZUELA

MINISTERIO DEL PODER POPULAR PARA LA DEFENSA

UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA

DE LA FUERZA ARMADA. ARAGUA - NÚCLEO MARACAY

BANCO DE MEMORIA CON ENTRADA Y SALIDA PARALELO

INTRODUCCION

Las memorias son un dispositivo el cual tiene la capacidad de almacenar información, estas son un componente fundamental en los sistemas digitales. En lo que respecta a un ordenador es la parte en la que se guardan o almacenan los programas (instrucciones y datos).

En el presente informe tratara de un banco de memoria formado por registros y dicha memoria será del tipo RAM (Random Access Memory), es una memoria acceso aleatorio en su lectura o escritura de la información. El banco de memoria que se llevara a cabo tendrá una capacidad de 4 palabras de 4 bits, de esta manera la memoria se encuentra organizada por el bus de control, bus de datos y bus de direcciones. El banco de memoria tendrá el bus de dato de forma paralela, por lo que la información de 4 bits contara con un acceso simultáneo.

EXPLICACION FUNCIONAL

Bus de datos: Es el que proporciona el dato, el ancho del bus de datos (m) es igual al tamaño de la palabra. En escritura es un dato de entrada, en lectura es un dato de salida.

Bus de direcciones: este indica la posición a la cual se desea acceder, tiene n bits para una memoria de 2n posiciones.

Bus de control: son las señales que controlan la operación de la memoria entre las cuales están, CE (chip enable): habilita el acceso, WE (write enable): selecciona la operación a realizar (lectura o escritura), OE (output enable): habilita la salida de datos.

Esquema general

EXPLICACION FUNCIONAL INTERNA DE LA MEMORIA

Para realizar una escritura o lectura en la memoria, se debe primeramente colocar la dirección en la cual se va a realizar la escritura o lectura, por lo tanto en el banco de memoria se selecciona la dicha dirección mediante los switches estas direcciones son desde 0-0, 1-0, 0-1 y 1-1, donde 0-0 es el primer registro y el 1-1 es el cuarto registro, luego de colocar la dirección el demultiplexor en unos de los pines de su salida hab1, hab2, hab3, hab4 estará activo bajo que indicara la posición. Luego se debe habilitar chip enable mediante el switch colocándolo activo bajo que activa uno de los dos pines que habilitan la salida y la entrada de datos en todos los registros.

Para habilitar la salida de dato o lectura OE1 Y OE2 los 2 pines que lo habilitan deben estar activo bajo ò 0 lógico como el primero OE1 se encuentra activo por el chip enable (enable) que se encuentra activo bajo entonces el pin OE2 se habilita con activo bajo de (e1, e3 ò e5) que es la salida de las compuertas or, entonces para que esto se lleve a cabo se debe activar el switch de lectura con un activo alto ò 1 lógico este a su ves es negado con un inversor, el 0 lógico –r/w obtenido es canalizado al primer pin de una compuerta or, como anteriormente se hizo el acote de que el otro pin que habilita salida de datos OE2 se activa con un activo bajo o 0 lógico, la compuerta or debe tener a su salida (e1, e3, e5) un 0 lógico por lo tanto el otro pin de la or es habilitado por la salida (hab1, hab2, hab3, hab4) que se encuentre en activo bajo en el demultiplexor que indica la dirección. La entrada de datos (E1, E2) se encontrara deshabilitada ya que una compuerta or tiene en una de sus entradas el 0 lógico de la salida (hab1, hab2, hab3, hab4) del demultiplexor, y en la otra estará el 1 lógico de r/w que activa la lectura por tanto la salida (e2, e4, e6) de la or será un 1 lógico que hará que la entrada este deshabilitada.

Para habilitar la entrada de dato o escritura E1 y E2 los 2 pines que lo habilitan deben estar activo bajo ò 0 lógico como el primero E1 se encuentra activo por el chip enable (enable), el segundo pin E2 también debe de tener un activo bajo en su salida por lo tanto este es habilitado por la salida de una compuerta or e2, para que esta salida la or sea un 0 lógico sus 2 pines de entrada deben estar en 0 lógico, por tanto uno de sus pines se encuentra en este estado debido a que el switch de lectura rw esta en activo bajo porque se encuentra en escritura y el otro pin de la compuerta or es habilitado por la salida (hab1, hab2, hab3, hab4) que se encuentre en activo bajo en el demultiplexor que indica la dirección.

Luego de que se encuentre habilitada la entrada de datos y la dirección en la cual se desea realizar la escritura se procede a cargar el dato en el registro esto se realiza mediante un pulsador que nos indicara que ya el dato automáticamente se encuentra guardado en el registro.

Cuando se encuentra activado el modo de escritura,

...