El circuito integrado 74LS04

El circuito integrado 74LS04, perteneciente a la familia de circuitos digitales TTL, aunque también existen equivalentes CMOS y de otras tecnologías; facilita el uso de las cinco compuertas, de las seis que dispone, del tipo NOT o inversores, cuyo funcionamiento se describe a partir de establecer su salida en nivel alto ("1" lógico) si su entrada es baja ("0" lógico); y si su entrada es alta, su salida será baja.

En el diagrama electrónico de la punta de prueba que muestra la figura, el transistor NPN que aparece actúa como un simple switch o interruptor, de tal manera que cuando en el punto P (entrada de la punta de prueba) aparece un voltaje bajo, no se origina corriente de base (B) y por tanto tampoco habrá corriente de colector, así que el transistor se abre y no permite flujo de corriente entre su colector (C) y su emisor (E).

Esto hace que el voltaje en la resistencia R3 sea de 0 V, o nivel bajo; lo que a su vez ocasiona que la salida de los dos inversores, el D y el E, en paralelo, alcancen el nivel alto, evitando que el LED D2 se encienda. Simultáneamente, con todo esto, el voltaje bajo en P (en la sonda de la punta lógica) hace que la salida del inversor A se haga alta, y por ende la salida de los inversores en paralelo, B y C, vayan al nivel bajo, garantizando así el encendido del LED D1.

Para el caso en que el nivel de voltaje en P sea alto, la salida de los inversores A, B y C será todo lo contrario a la descrita anteriormente y el LED D1 no se encenderá. Ante un nivel alto de voltaje en P circulará corriente por la base del transistor Q1 que ahora conducirá, haciendo que aparezca un nivel de voltaje alto en la resistencia R3, lo que a su vez causará un "0" lógico a la salida del par de inversores D y E, por lo que el LED D2 se enciende.

Ahora, si el punto P se deja al aire, no habrá corriente de colector por el transistor debido a la ausencia de corriente de base, y por tanto el voltaje en R3 será de 0 V, lo que hará que a la salida de los inversores D y E se tenga un nivel de voltaje alto que impedirá que D2 encienda.

Adicionalmente, la entrada a la compuerta inversora A quedará flotando, lo cual en la familia TTL equivale a un "1" lógico a la entrada. Esto hace que a la salida del inversor se tenga un "0" lógico y por tanto a la salida de la pareja de inversores B y C se tendrá un nivel alto de voltaje, evitando que D1 encienda. Por tanto si la sonda de la punta de prueba se deja al aire, ninguno de los dos LED´s encenderá.

Los inversores B y C, así como los D y E se han conectado en paralelo para incrementar su capacidad de drenar corriente

La punta lógica se alimenta de la misma fuente de tensión del circuito bajo examen, conectándose el terminal cocodrilo (-) a la masa y el terminal cocodrilo (+) al positivo de 5 voltios. El funcionamiento es muy rudimentario y

...