LOGICA COMBINACIONAL
Enviado por Juan Sebastián Martínez Valeró • 24 de Septiembre de 2020 • Informes • 768 Palabras (4 Páginas) • 507 Visitas
LOGICA COMBINACIONAL
Juan Sebastián Martínez Valero
Jumartinez86@unisalle.edu.co
Daniela Medina Morales
Dmedina43@unisalle.edu.co
Abstract:
Keywords.
OBJETIVOS
General:
Comprender la lógica combinacional para el desarrollo y aplicación en circuitos electrónicos.
Específicos:
Comprender la estructura interna y funcionamiento de integrados combinacionales con ayuda del algebra Booleana, para así entender las aplicaciones de los circuitos combinacionales.
Verificar la estructura interna de los integrados como lo son el Full Adder y el multiplexor, con ayuda de software para así entender las aplicaciones y funcionamiento de la lógica combinacional.
MARCO DE REFERENCIA
- Lógica Combinacional
Se denomina sistema o lógica combinacionales a todo sistema digital en el que sus salidas son función exclusiva del valor de sus entradas en un momento dado, sin que intervengan en ningún caso estados anteriores de las entradas o de las salidas. Las funciones (OR, AND, NAND, XOR) son booleanas donde cada función se puede representar en una tabla de la verdad. Por tanto, carecen de memoria y de realimentación. En electrónica digital la lógica combinacional está formada por ecuaciones simples a partir de las operaciones básicas del álgebra de Boole. Entre los circuitos combinacionales clásicos tenemos los lógicos como: seleccionador (multiplexor), comparador, etc.. Por el lado de la aritmética se tienen las operaciones básicas como sumador, unidad aritmética lógica, etc.
- Full Adder (Sumador completo)
- Multiplexor (Selector de datos)
Es un circuito lógico que acepta varias entradas de datos digitales y selecciona una de ellas en un momento dado para pasarla a la salida. Para un multiplexor con dos entradas de datos (I0 e I1) y la entrada de SELECCION S. El nivel lógico que se aplica a la entrada S determina cual compuerta AND está habilitada, de manera que su entrada de datos pase a través de la compuerta OR, a la salida Z. Si lo vemos de otra forma, la expresión Booleana para la salida es [1]:
[pic 1]
[pic 2]
Figura 2. Multiplexor con compuertas.
Obtenida de [1]
PROCEDIMIENTO
La práctica de laboratorio se divide en dos secciones.
- La primera parte constituye a la simulación del circuito integrado Full Adder por medio de compuertas lógicas básicas y su tabla de verdad, esto con ayuda de programas especializados como lo son gContructorVirtualDeCircuitos. Además, se debía realizar la simplificación de las funciones Booleana y comparar con la obtenida en clase. Después de esto se con ayuda del mismo programa se procedió a usar el circuito integrado 74LS83A, el cual es un full adder y comparar el funcionamiento de este con lo modelado con compuertas lógicas.
- Para la segunda parte se realizo un proceso similar al anterior, pero en vez de analizar y montar un sumador completo se realizo con un multiplexor (selector de datos).
[pic 3]Figura 3. Multiplexor con compuertas.
Modelación en gConstructor Autoría propia
[pic 4]
Figura 4. Multiplexor con compuertas.
Modelación en gConstructor Autoría propia
RESULTADOS
.
. TABLA I
Tabla de verdad Full Adder con compuertas.
A | B | Cin | Cout | S |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 1 |
. TABLA II
Tabla de verdad Full Adder 74LS83A.
A | B | Cin | Cout | S |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 1 |
TABLA III
Tabla de verdad Multiplexor con compuertas.
S | A | B | Z |
0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 |
0 | 1 | 0 | 0 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 1 |
...