Microelectronica

MARCO TEORICO

DISEÑO DE LA COMPUERTA AND.

Consideraciones Técnicas.

El diseño de una compuerta AND según el lo aprendido en la primera unidad del curso de microelectrónica llegamos a conclusión que hay que el diseño consta de una compuerta NAND invirtiendo la salida, en resumen el diseño consta de una NAND seguida de un INVEROR.

Para la realización de la compuerta se usara la tecnología CMOS, es decir usaremos MOSFET de canal n y MOSFET de canal P. En la ilustración 1 se describe la estructura física de un MOSFET canal N con sus cuatro terminales: puerta, drenador fuente y substrato; normalmente el sustrato se encuentra conectado a la fuente. La puerta, cuya dimensión es W•L, está separado del substrato por un dieléctrico (Si02) formando una estructura similar a las placas de un condensador. Al aplicar una tensión positiva en la puerta se induce cargas negativas (capa de inversión) en la superficie del substrato y se crea un camino de conducción entre los terminales drenador y fuente. La tensión mínima para crear ese capa de inversión se denomina tensión umbral o tensión de threshold (VT) y es un parámetro característico del transistor. Si la VGS<VT, la corriente de drenador-fuente es nula; valores típicos de esta tensión son de 0.5 V a 3 V.

En primer lugar hacemos uso de nuestros conocimientos adquiridos sobre electrónica digital en cursos académicos anteriores, por ejemplo el curso de sistemas digitales básicos de nuestra universidad, gracias a ello conocemos el circuito lógico de la compuerta Nand usando tecnología CMOS. Ver Ilustración 2, y la tabla de verdad de dicha compuerta. Ver ilustración 3.

A1 B1 QP1 QP2 QN1 QN2 F F’

0 0 ON ON OFF OFF 1 0

0 1 ON OFF OFF ON 1 0

1 0 OFF ON ON OFF 1 0

1 1 OFF OFF ON ON 0 1

En una compuerta NAND CMOS, las entradas en nivel alto, hacen que los transistores QP1 yQP2 entren en corte y ambos transistores QN1 y QN2 en conducción. La salida pasa a bajo (0) a través de QN1 y QN2. Cuando ambas entradas están en bajo, QP1 y QP2 entran a conducción y QN1 y QN2 entran a corte. La salida pasa a alto a través de QP1 y QP2. En las parejas de transistores ya sean de canal n ó de canal p, si cualquier entrada es baja, uno de los transistores entra a corte y otro a conducción. La salida pasa a alto (1) acoplándose a través del transistor en conducción a VSS. El circuito mostrado en la ilustración 2 representa una compuerta NAND

...