Decodificador de 7 segmentos
Enviado por BANANO22 • 15 de Abril de 2020 • Ensayos • 704 Palabras (3 Páginas) • 104 Visitas
Juanbanano_22@hotmail.com
Casasluis992@gmail.com
elmikemelendrez@gmail.com
Práctica
Juan Daniel Magdaleno, Luis David Casas, Miguel Ángel Melendrez.
Instituto Politécnico Nacional
Unidad Profesional Interdisciplinaria de Ingeniería Campus Zacatecas
20 febrero 2020
- Nomenclatura
[pic 1][pic 2]
- Introducción
Los circuitos lógicos son de un funcionamiento sumamente sencillo, ya que únicamente permiten dos condiciones: cierto o falso (0 o 1). Esto ayuda a que al momento de emplearse los circuitos lógicos digitales únicamente manden estos dos estados según el voltaje que reciban. Las operaciones utilizando álgebra booleana (tema que se desarrolló en clase) se pueden manipular estos dos únicos valores para así poder llegar al resultado que se busca de forma matemática. Si se quiere ver o analizar de una forma gráfica, se pueden realizar esquemas o tablas.
- Desarrollo del artículo
Método de Desarrollo
Nuestro método para realizar la práctica presente es sumamente sencillo, ya que como el profesor se encargó de proporcionarnos un documento en el cual explicaba con claridad el procedimiento a seguir, por lo que nos limitamos únicamente a seguir los pasos indicados, sin embargo, realizamos tablas y diagramas para con ello comprobar nuestras respuestas.
Análisis de nuevas Soluciones
Al momento de realizar la primera actividad únicamente nos enfocamos en realizar el circuito de lo más sencillo, utilizando las compuertas 7432, 7408 y 7400. Con cada una de ellas comprobamos sus salidas al combinar los estados (cierto o falso) en sus entradas. Con los resultados llegamos a obtener la siguiente tabla.
Tabla de Verdad de las Compuertas
| 7432 | 7408 | 7400 | |
A | B | X | X | X |
0 | 0 | 0 | 0 | 1 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 0 |
Tabla 1
En el siguiente paso se nos pidió armar el siguiente circuito (Figura 1.0) y en base en él registrar los resultados que su salida nos proporcionara.
[pic 3]
Figura 1.0
Debido a que el circuito que se realizó anteriormente constaba de algunas compuertas innecesarias, en el paso siguiente se nos pidió que simplificáramos el circuito y con ello reducir el número de compuertas lógicas utilizadas. Se utilizó álgebra booleana para obtener la reducción del circuito siguiente (Figura 2.0).
[pic 4]
Figura 2.0
X | Y | Z | a | b | c | d | f | g | F |
0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 |
0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 |
1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 |
1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 |
1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 |
1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 |
Tabla 2
| [pic 5] | [pic 6] |
[pic 7] | 0 | 0 |
[pic 8] | 0 | 1 |
[pic 9] | 0 | 1 |
[pic 10] | 1 | 1 |
Tabla 3
- Por último, realizamos un circuito bajo las siguientes características.
Diseñe un circuito de cuatro entradas: A, B, C y D, y una salida: F. F debe ser igual a 1 cuando A = 1, siempre que B = 0, o cuando B = 1, siempre que C o D también sean igual a 1. De lo contrario, la salida será igual a 0. El siguiente circuito es el resultado del punto anterior y también agregamos la tabla de verdad del mismo, y ´para comprobar también agregamos el mapa – k.
[pic 11]
Figura 3.0
Para poder cumplir con este requisito, decidimos solventarlo utilizando la tabla de verdad, ya que una vez realizándola se no facilitaría en gran medida la forma en la que podamos visualizar las condiciones que nos solicitaba el enunciado pasado.
[pic 12]
Figura 3.1
B | C | D | f | Medido |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 0 |
0 | 1 | 0 | 0 | 0 |
0 | 1 | 1 | 0 | 0 |
1 | 0 | 0 | 0 | 0 |
1 | 0 | 1 | 1 | 1 |
1 | 1 | 0 | 1 | 1 |
1 | 1 | 1 | 1 | 1 |
0 | 0 | 0 | 1 | 1 |
0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 1 | 1 |
1 | 0 | 0 | 0 | 0 |
1 | 0 | 1 | 1 | 1 |
1 | 1 | 0 | 1 | 1 |
1 | 1 | 1 | 1 | 1 |
...