Informe Dispositivos Electrónicos

Trabajo Preparatorio N° 9: Memorias

Chrisbel Anajhely Rueda Barreno

Facultad de ingeniería Eléctrica y Electrónica

Escuela Politécnica Nacionale

Quito, Ecuador

chrisbel.rueda@epn.edu.ec

Abstract— Las memorias son dispositivos de gran importancia dentro de los sistemas digitales y gracias a los cuales la tecnología ha avanzado hasta la actualidad. Por ello es fundamental conocer su funcionamiento y su aplicación en el diseño de circuitos secuenciales sincrónicos. Así, en el trabajo presentado se enfoca en la EPROM 2732.

Keywords—Memorias, EPROM, Diseño de circuitos.

Introducción

En el presente documento se muestra información básica acerca del funcionamiento, la distribución de pines y algunas características básicas de la EPROM 2732. Este mismo tipo de memoria es usada en los ejercicios de aplicación práctica que se desarrollan más adelante. En estos ejercicios se muestra el proceso de diseño de dos circuitos secuenciales sincrónicos para distintas situaciones planteadas para la práctica de laboratorio.

Desarrollo

Consultar el funcionamiento, distribución de pines y modo de conexión del CI 2732.

El CI 2732 es una EPROM (ultraviolet light Erasable and electrically Programmable Read Only Memory) de 32768 bits. Está organizado por 4096 palabras por cada 8 bits. [1] Sus salidas y entradas son compatibles con la tecnología TTL. Y tiene un voltaje de alimentación de 5 V que la hacen compatible con varios microprocesadores. [2]

Distribución de pines:

Fig. 1. Distribución de pines del CI 2732.

A0 – A11: Entradas de dirección.

O0 – O7: Salidas

CE: Pin de activación del chip.

OE: Pin de activación de salida

Tabla de funcionamiento [3]:

Tabla I

Tabla de funcionamiento del CI 2732

MODE SELECTION

Pins

Mode (CE) ̅ (OE) ̅/V_pp Vcc Outputs

Read VIL VIL +5V Data out

Standby VIH X +5V High Z

Program VIL Vpp +5V Data in

Program Verify VIL VIL +5V Data out

Program Inhibit VIH Vpp +5V High Z

Utilice memorias para diseñar un circuito secuencial sincrónico que permita detectar la secuencia de bits asignada para cada grupo (ver Tabla 1). Una vez terminada la detección, la salida Z<t> debe tomar el valor 1 y el circuito debe regresar al estado inicial para empezar una nueva detección; en cualquier otro caso, Z<t> debe ser 0. En este ítem se debe presentar el siguiente análisis:

• Diagramas de Estados

• Tabla de Estados

• Asignación de Estados

• Contenido de las Memorias.

GR3: 110101

• Diagrama de estados:

Se conoce el código a detectar:

t 0 1 2 3 4 5

X<t> 1 1 0 1 0 1

Se define el estado inicial del sistema como A

Fig. 2. Primer paso del diagrama de estados.

Ahora, cada vez que la entrada x<t> se encuentre en el valor correcto, se pasará a un nuevo estado y se mantendrá z<t> como 0 hasta haber ingresado todos los dígitos. Cuando la entrada sea un valor incorrecto se regresará al estado inicial y se debe volver a empezar a colocar el código.

Fig. 3. Diagrama de estados final.

• Tabla de estados:

Tabla II

Tabla de transición de estados

Entrada

Actual

Estado

Actual 0 1

A A/0 B/0

B A/0 C/0

C D/0 A/0

D A/0 E/0

E F/0 A/0

F A/0 A/1

• Asignación de estados:

Tabla III

Tabla de Asignación de estados

Estados Asignación

Q2 Q1 Q0

A 0 0 0

B 0 0 1

C 0 1 0

D 0 1 1

E 1 0 0

F 1 0 1

Tabla IV

Tabla Final de Transición de estados

Entrada

Actual Estado

Actual

<t> Estado Siguiente

<t+1> Salida

Actual

X<t> Q2 Q1 Q0 Q2 Q1 Q0 Z<t>

...