CIRCUITOS SECUENCIALES

[pic 1]

[pic 2][pic 3]

[pic 4]

Contenido

INTRODUCCIÓN        2

OBJETIVOS        2

I.        CAPÍTULO I: GENERALIDADES        2

II.        CAPITULO 2: CIRCUITOS SECUENCIALES        3

DEFINICIÓN        3

Circuito secuencial asíncrono        4

Circuito Secuenciales síncronos        4

Latch        5

Latch S-R        5

Latch D        6

Señales de reloj        7

OTROS TIPOS Y CARÁCTERÍSTICAS        7

III.        CAPITULO 3: FLIP-FLOP REGISTROS DE ALMACENAMIENTO        8

IV.        CAPÍTULO 4: USO DEL TIMER EN LA INDUSTRIA        8

CONCLUSIONES        9

RECOMENDACIONES        9

INTRODUCCIÓN

OBJETIVOS

1. CAPÍTULO I: GENERALIDADES

1. CAPITULO 2: CIRCUITOS SECUENCIALES

DEFINICIÓN

Un circuito cuya salida depende no solo de la combinación de entradas sino también del historial de entradas anteriores se denomina circuito secuencial. El historial de entradas pasadas en un momento dado se compila en el estado del circuito, que se representa como un conjunto de variables de estado.

Los circuitos secuenciales deben poder mantener su estado durante el período de tiempo en el que se necesita utilizar los dispositivos de memoria. Los dispositivos de memoria utilizados en los circuitos secuenciales pueden variar desde simples retrasos (incluso utilizando los retrasos naturales asociados con las puertas lógicas) hasta circuitos de memoria tan complejos como completos llamados flip-flops o flip-flops (Mano, 2003).

Un factor agregado a los circuitos secuenciales que no se considera en los circuitos combinados es el tiempo. De hecho, los circuitos secuenciales se dividen en circuitos secuenciales síncronos y circuitos secuenciales asíncronos según la forma en que manejan la sincronización.

En la ilustración 1 se da un diagrama de bloques de un circuito secuencial. Consiste en un circuito combinacional al que se agregan elementos de almacenamiento para formar una ruta de retroalimentación. Un elemento de almacenamiento es un dispositivo capaz de almacenar información binaria. La información almacenada en estos elementos en un momento dado determina el estado del circuito secuencial en ese momento (Mano, 2003). [pic 5]

[pic 6]

Circuito secuencial asíncrono

Los cambios de estado ocurren en un ritmo natural marcado por el retardo asociado a las compuertas lógicas utilizadas en su implementación, es decir, estos circuitos no utilizan elementos especiales de almacenamiento, porque se aprovechan los retardos (tiempos de propagación) de las compuertas lógicas utilizadas. entre ellos. Esta forma de hacer las cosas puede causar algunos problemas de rendimiento porque estos retrasos naturales no están bajo el control del diseñador y no son los mismos en todas las puertas lógicas.

Circuito Secuenciales síncronos

Solo se les permite cambiar de estado en el momento marcado por una señal de sincronización oscilante llamada reloj. De esta forma, se puede evitar el problema de los circuitos asíncronos provocados por cambios de estado desiguales en todo el circuito. Un circuito secuencial puede entenderse simplemente como un circuito combinacional cuya salida depende de la entrada y salida del momento anterior, lo que significa que la retroalimentación de salida como se muestra en la siguiente ilustración 2.

[pic 7][pic 8]

Latch

Los latches son circuitos electrónicos que se utilizan para almacenar información en sistemas lógicos asíncronos. Estos circuitos tienen dos estados estables (biestables) y generalmente se clasifican en una categoría diferente a los flip-flops. Los flip-flops son similares a los flip-flops en que ambos son circuitos biestables.

Latch S-R

El latch SR se conoce como circuito con dos compuertas NOR acopladas en cruz o dos compuertas NAND acopladas en cruz. Tiene dos entradas, S (de set, establecer) y R (de reset, restablecer). El latch SR que se construye con dos compuertas NOR acopladas en cruz se aprecia en la ilustración 3. El latch tiene dos estados útiles. Cuando las salidas Q=1 y Q’ =0, decimos que está en el estado establecido. Cuando Q=0 y Q’ =1, está en el estado restablecido. Las salidas Q y Q’ usualmente son una el complemento de la otra, pero si ambas entradas son 1 al mismo tiempo, se presenta un estado indefinido en el que ambas salidas son 0.[pic 9][pic 10]

...