Diseño Digital

1. Objetivo.

Implementar un circuito sumador CLA de dos palabras de cuatro bits cada una.

2. Introducción.

Este sumador con CLA nos permite efectuar la suma de cada pareja de bits al mismo tiempo (para un tiempo total de 4 independientemente del tamaño de la palabra), por lo que es necesario conocer los carry con anterioridad. Para esto tenemos que hacer uso del los circuitos que se conocen como Full Adder Generador/Propagador (FAGP) y Carry Look Ahead (CLA). Los cuales se deducen a partir de las expresiones booleanas obtenidas para el sumador Full Adder (FA).

Es decir, las expresiones booleanas para FA (ya reducida por Mapas de K) están dadas por:

De aquí deducimos (en clase) que para el FAGP y CLA se tiene que:

3. Desarrollo

Para realizar la suma de dos palabras de cuatro bits cada una, se necesitan 4 FAGP y 1 CLA (para i=4, para generar 4 carry’s). Tal y como se muestra en el siguiente diagrama.

• Diagrama lógico.

Para construir un FAGP se necesita hacer uso de compuertas lógicas AND (4) y XOR (8), y para construir un CLA para 4 carry’s se necesitan AND (10) y OR(6), tal y como se observa en las ecuaciones de la figura 1. Por lo que el diagrama lógico de conexiones queda de la siguiente forma:

• Tabla de verdad.

Se programó en lenguaje C la siguiente tabla de verdad, para obtener la suma de todas las combinaciones posibles.

...