Los dominios de abstracción

hola

Verilog

Inicialmente desarrollado en 1985, Verilog is es un HDL utilizado por los diseñadores

digitales para capturar, modelar y probar diseños. Junto con VHDL, Verilog es el HDL más

popular tanto en la industria como en la academia. Fue declarado un estándar de la IEEE

en 1995 (IEEE 1364-1995). Los recursos de dominio público de Verilog HDL están bajo la

responsabilidad de la organización Open Verilog International (OVI).

Dominio

Estructural

Dominio

Comportamental

Dominio

Físico

Figura 1. Diagrama Y mostrando los dominios de abstracción

3

Verilog fue desarrollado originalmente por Gateway Design y se mantuvo durante

varios años como un lenguaje propietario. En 1989, Gateway Design Automation fue

adquirida por Cadence Desgin Systems, quien lo liberó al dominio público en 1990.

Su sintaxis está basada en el lenguaje de programación C.

Es un lenguaje de descripción de hardware usado para diseñar y documentar sistemas electrónicos, el cual permite a los dsieñadores realizar su trabajo en varios niveles de abstracción, desde el nivel de algoritmos hasta el nivel de puertas lógicas.

Fue inventado como un lenguaje de simulación y su uso como lenguaje para realizar la síntesis de sistemas electrónicos surgio años después de su creación.

Debido a la creación del vhdl, cadence systems decidio ransferir el control de verilog

Verilog es un lenguaje de descripción de hardware (HDL, del Inglés Hardware Description Language) usado para modelar sistemas electrónicos. El lenguaje, algunas veces llamado Verilog HDL, soporta el diseño, prueba e implementación de circuitos analógicos, digitales y de señal mixta a diferentes niveles de abstracción.

Los diseñadores de Verilog querían un lenguaje con una sintaxis similar a la del lenguaje de programación C, de tal manera que le resultara familiar a los ingenieros y así fuera rápidamente aceptada. El lenguaje tiene un preprocesador como C, y la mayoría de palabras reservadas de control como "if", "while", etc, son similares. El mecanismo de formateo en las rutinas de impresión y en los operadores del lenguaje

...