Contadores Sincronos
Enviado por David Del Valle • 28 de Junio de 2019 • Informes • 465 Palabras (2 Páginas) • 115 Visitas
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA
[pic 1]
SOLUCIONARIO DEL PRIMER EXAMEN
- ASIGNATURA: Sistemas Digitales
- SEMESTRE ACADÉMICO: 2019-1
- ALUMNO: Del Valle Chapoñan, Ricardo
15190007
- DOCENTE: Dr. Dario Utrilla Salazar
Lima - Perú
2019
PRIMER EXAMEN DE SISTEMAS DIGITALES
Pregunta 1.
En la figura 1, analizar el funcionamiento del circuito, luego desarrolle el diagrama de tiempos de las señales en A, B, C y D.
[pic 2]
Figura 1
Solución:
En el siguiente circuito tenemos flip Flop tipos D y JK. Se sabe que estos flip flops (dependiendo del estado de la entrada) cambian de estado cuando el clock hace un flanco de subida. Además, para que tengan el modo de funcionamiento que deseamos:
CLK = 1 y P = 1, caso contrario, Q tendrá el valor de 0 (independientemente del clock y valor de entrada).
Realizando los cambios pedidos en el diagrama de tiempo, tenemos el siguiente diagrama observado en el osciloscopio.
[pic 3]
Pregunta 3.
Dado el circuito de la figura 2 y el diagrama de tiempos (figura 3)
Analice su funcionamiento y determine:
a) El diagrama de tiempo Yn, justificando su valor lógico en cada periodo de Clk.
b) El diagrama de tiempo de Qn del Flip Flop D, justificando su valor en cada periodo de Clk. (Considere estado inicial de Q=0)
[pic 4]
Solución:
a) El estado lógico del Yn va a depender del valor lógico del Xn y Qn dado que [pic 5]
Entonces si = 0 , [pic 6][pic 7]
si , [pic 8][pic 9]
para todos los demás valores alternados, [pic 10]
b) El estado lógico del Qn va a depender exclusivamente del valor lógico del Yn y de Clk.
Entonces si = 0 , [pic 11][pic 12]
si , [pic 13][pic 14]
Estos valores solo se darán cuando Clk cambie a 1 (flanco de subida).
Analizado ya el circuito y viendo su funcionamiento, tenemos el siguiente diagrama de tiempo.
...