Electrónica Digital II
Enviado por Javier Tolentino • 29 de Agosto de 2022 • Prácticas o problemas • 1.612 Palabras (7 Páginas) • 37 Visitas
[pic 1][pic 2]
UNIVERSIDAD AUTONOMA
DE NUEVO LEON
FACULTAD DE INGENIERIA
MECANICA Y ELECTRICA
Electrónica Digital II
Docente: Dr. Héctor Gilberto Barrón González
Actividad Fundamental 1: Sumador de 4 bits.
Nombre: Gerardo Daniel Garza Herrera. Matricula: 1853829
Hora: N1-N3 Salón: 7215
Brigada: 003 Plan: 401
Contenido
Actividad Fundamental 1.- Sumador de 4 bits……....................................................................... 3
1.- Descripción del Problema........................................................................................................ 3
2.- Desarrollo ................................................................................................................................ 3
3.- Tabla de Verdad y Ecuaciones ................................................................................................ 3
4.- Diagrama de la Implementación del Circuito ........................................................................... 4
5.- Descripción del programa en VHDL ........................................................................................ 4
6.- Simulación y Test Bench.......................................................................................................... 4
7.- Simulación ............................................................................................................................... 6
Actividad Fundamental 3.- Comparador
1.- Descripción del Problema
Diseñé un sumador completo de 4 bits que efectué la suma entre 2 palabras, la suma de ambas entradas debe dar como resultado la sumatoria total y contemplando el acarreo.
2.- Desarrollo
En base a la metodología utilizada para el diseño digital combinacional, determine cuáles son los objetivos específicos que deberán cumplirse para esta implementación.
Aritmética en los códigos binarios 5 Un sumador completo es un circuito que suma cuatro bits, como el semisumador, pero además tiene en cuenta un posible acarreo de una suma anterior y lo incorpora a la suma que realiza. Las entradas del circuito serán tres, una para cada bit a sumar más el acarreo; sean a, b y cj respectivamente. Las salidas del circuito, funciones de las entradas, serán dos, ya que la suma puede tener hasta dos bits como resultado; sean s y c0 como en el H-A. Según las reglas aritméticas, la relación entre los bits de entrada y los de salida viene dada por la tabla de verdad siguiente:
[pic 3]
Como se observa en la imagen se puede apreciar las 2 entradas A y B, 1 salida y el acarreo para poder asi poder realizar la sumatoria de 4 bits.
3.- Tabla de Verdad y Ecuaciones
[pic 4]
[pic 5]
[pic 6]
4.- Diagrama de la Implementación del Circuito
[pic 7]
5.- Descripción del programa en VHDL
5 entity Sumador_completo_1bit is
6 Port ( iA : in STD_LOGIC;
7 iB : in STD_LOGIC;
8 iCarry : in STD_LOGIC;
9 oCarry : out STD_LOGIC;
10 oSuma_1bit : out STD_LOGIC);
15 begin
16 oSuma_1bit<=iA xor iB xor iCarry;
17 oCarry <= (iA and iB) or (iCarry and iA) or (iCarry and iB);
Primeramente, al iniciar con el proyecto ingresamos las entradas y salidas, en esta ocasión iA, iB iCarry y salidas oCarry y oSuma las cuales son las salidas, mediante esto se nos genera los códigos VHDL, posteriormente ya dentro de console vamos a ingresar las ecuaciones las cuales nos ayudara a realizar las sumatorias.
Una vez ingresado las ecuaciones que utilizaremos para realizar el sumador vamos a proceder a verificar si se encuentra correctamente codificado, para ello pasamos a Synthesize- XST, damos doble clic y si no hay ningún error nos marcara un botón verde, indicando que el proceso está correcto.
6.- Simulación y Test Bench
74 -- Stimulus process
75 stim_proc: process
76 begin
77 -- hold reset state for 100 ns.
78 wait for 100 ns;
79 iA <= '0';
80 iB <= '0';
81 iCarry <='0';
82 wait for 10 ns;
83 iA <= '1';
84 iB <= '0';
85
86 wait for 10 ns;
87 iA <= '0';
88 iB <= '1';
...