Principios Electricos

Dispositivos lógicos programables

Un dispositivo lógico programable, o PLD (Programmable Logic Device), es un dispositivo cuyas características pueden ser modificadas y almacenadas mediante programación. El dispositivo programable más simple es el PAL (Programmable Array Logic). El circuito interno de un PAL consiste en una matriz de conexiones, una matriz de compuertas AND y un arreglo de compuertas OR. Una matriz de conexiones es una red de conductores distribuidos en filas y columnas con un fusible en cada punto de intersección, mediante la cual se seleccionan cuales entradas del dispositivo serán conectadas al arreglo AND cuyas salidas son conectadas al arreglo OR y de esta manera obtener una función lógica en forma de suma de productos.

Tipos de PLD’S

Características

A continuación se detallan los diferentes tipos de dispositivos lógicos programables:

• Dispositivos lógicos programables simples (SPLDs), que incluyen a los PALs y GALs. Fueron introducidos hace cerca de 30 años y ahora son una parte muy pequeña y en contracción del mercado de la lógica programable.

• Dispositivos lógicos programables complejos (CPLDs). Conforman alrededor del 35% del mercado. Heredan la estructura AND-OR de los PAL, ofreciendo mayor número de entradas y salidas y una mayor conectividad interna. Pueden trabajar a alta velocidad, pero tienen un alto consumo de potencia, además que cuentan con pocos flip-flops, relativamente.

• Arreglos de compuertas programables en campo (FPGAs). Representan cerca del 60% del mercado de la lógica programable. Cuentan con muchos flip-flops, además de la lógica configurable.

Existen dos subcategorías de los FPGAs:

• FPGAs que utilizan fusibles para establecer la conectividad (configuración) interna. Como consecuencia estos dispositivos mantienen su configuración cuando se desconecta la alimentación. Sin embargo, son programables solo una vez, lo cual tarda varios minutos, motivo por el que no soportan la reconfiguración. Además, ofrecen una relativa baja densidad de componentes.

• FPGAs que utilizan memoria RAM estática para mantener la configuración interna (SRAM-FPGAs). Esta es la familia más exitosa hasta el momento, debido a que ofrece una alta densidad de componentes, se configura en cuestión de milisegundos y puede ser reconfigurada cuantas veces sea necesario. Tienen el inconveniente de que la configuración se pierde al desconectar la alimentación, por lo que requieren reprogramación cada vez que ésta se aplique.

Fabricantes

Entre los principales fabricantes que existen de PLD’s estan:

• Altera

• Cypress

• Lattice

• Philips

• Texas Instruments

• Xilinx

Pasos para el diseño con PLD’s

El lenguaje VHDL es en principio independiente del dispositivo programable que debamos utilizar. Puede incluso utilizarse para hacer una simulación sin hacer referencia al CI programable. Además, el lenguaje es suficientemente flexible para que un mismo problema admita diferentes codificaciones.

Sin embargo, no todas estas codificaciones darán los mismos resultados en cuanto a prestaciones y uso de recursos a la hora de programar un circuito dado. Aunque los programas informáticos permiten optimizar el paso de un código VHDL al fichero de programación de un CI programable, no podemos esperar en la actualidad que la solución encontrada sea la mejor. Por otro lado, optimizar puede tener sentidos distintos. Un diseñador puede estar interesado en obtener la máxima frecuencia de trabajo, o bien en reducir la utilización de recursos del CI, de forma que quede espacio para programar otras lógicas. Es tarea del diseñador ayudar “a mano” a que el resultado final sea lo más eficiente posible. Es más, a veces la forma de escribir el código VHDL depende del dispositivo que se use (por ejemplo si es una FPGA o un CPLD). El ciclo de diseño se puede dividir, en general, en 3 fases: especificación, validación, materialización. En la especificación se introduce el diseño bien mediante captura esquemática, bien mediante un lenguaje de Con la generación del “netlist” (síntesis) tenemos la descripción de una serie de elementos lógicos conectados y podemos pasar a realizar la validación del diseño, mediante la simulación. La simulación puede ser funcional, considerando los elementos como ideales (sin retrasos), o estructural, en el que la herramienta informática incorpora modelos más elaborados de los elementos lógicos que permiten realizar la simulación incorporando retrasos. En este último caso, podemos abordar además el análisis de los tiempos de setup y de hold. La simulación funcional es más rápida y se aconseja realizarla primero hasta que la lógica de nuestro diseño se compruebe. Una vez que se ha realizado la simulación funcional podemos pasar a la implementación física, es necesaria una etapa de síntesis y ajuste (“fitting”) en el que el diseño se divide en elementos asimilables a los recursos físicos de nuestra PLC (sumas de productos, multiplexores, memoria embebida). Se puede observar en la figura que se pueden generar netlist tomando como base diferentes tipos de elementos, por ejemplo, puertas elementales al inicio del diseño, o bien los elementos que realmente se encuentran en un dispositivo programable, una vez que sabemos cuál vamos a utilizar.

Programación de circuitos combinacionales con HDL

Por captura esquemática

La captura esquemática es un paso más en el ciclo de diseño asistido de sistemas electrónicos (EDA), en el que el diagrama o esquema del circuito electrónico es creado por un diseñador.

Esto se hace de manera interactiva con la ayuda de una herramienta de captura de esquemas también conocida como editor de esquemas.

Un boceto en papel es el primer paso en el diseño de un circuito electrónico real, después este es ingresado en un ordenador a través de un editor de esquemas.

A

...