Contadores

CUESTIONARIO PREVIO_

1. Describir el modo de operación del CI. 74LS90, CI. 74LS93, CI. 74LS160, CI. 74LS161 y del CI. 74LS193.

CONTADORES ASÍNCRONOS

CI. 74LS90. CONTADOR DE DÉCADAS (BCD)

 Tiene 2 circuitos independientes que hay que conectar según l a función que se desee.

 La salida QA viene de un biestable J-K con ambas entradas a “1”, y la entrada de reloj A.

 Por lo tanto las salidas QA es un divisor de frecuencia por 2 respecto del reloj A.

 Las salidas QB, QC y QD hacen de contador de 0 a 4 respecto del reloj B, o lo que es lo mismo de divisor de frecuencia por 5 del reloj B.

 Tiene 2 entradas de Reset, llamadas R0, que hay que activar a la vez para llevar la cuenca a 0.

 Tiene 2 entradas de Preset a 9, llamadas R9, que hay que activar a la vez para llevar la cuenta a 9.

 Tanto las entradas de Reset como las de Preset son activas a nivel alto.

 Se pueden añadir contadores en cascada uniendo la salida QD del contador de menor peso a la entrada de reloj A del contador siguiente.

La relación de pines de este integrado es la siguiente.

 , : Pines de entrada de reloj. Entradas con inversión.

 R01, R02: Entradas de puesta a 0 de las salidas. Entradas sin inversión.

 R91, R92: Entradas de puesta a 9 de las salidas. Entradas sin inversión.

 QA, QB, QC y QD: Pines de salida. Salidas sin inversión.

Funcionamiento.

Cuando las entradas de puesta a nueve R91 y R92 están a nivel alto a la vez en las salidas aparece el número 9 en BCD. Si una de estas entradas está a nivel bajo y las entradas R01 y R02 están a nivel lógico alto las salidas están a nivel bajo. Cuando una de las entradas de puesta a nueve R91 y R92 y otra de las entradas R01 y R02 están a nivel lógico bajo se produce la cuenta. Tabla de verdad de las entradas de reset:

ENTRADAS DE RESET SALIDAS

R01 R02 R91 R92 QD QC QB QA

1 1 0 X 0 0 0 0

1 1 X 0 0 0 0 0

X X 1 1 1 0 0 1

X 0 X 0 CUENTA

0 X 0 X CUENTA

0 X X 0 CUENTA

X 0 0 X CUENTA

La cuenta puede realizarse de dos modos diferentes:

 La salida QA está conectada a la entrada para cuenta en BCD. Los pulsos de cuenta se introducen por la entrada , actuando en los flancos de bajada de éstos pulsos.

CUENTA SALIDAS

QD QC QB QA

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

Conectamos R02 y R92 a nivel alto para que la puesta a 9 y a 0 la realicen R91 y R01.

ENTRADAS SALIDAS

R01 R91

QA QB QC QD

1 0 X 0 0 0 0

X 1 X 1 0 0 1

0 0 ↓ CONTEO

0 0 X/↑ RELOJ INACTIVO

 La salida QD está conectada a la entrada para cuenta BI-QUINARIA. Los pulsos de cuenta se introducen por la entrada , actuando en los flancos de bajada de éstos pulsos.

CUENTA SALIDAS

QD QC QB QA

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 1 0 0 0

6 1 0 0 1

7 1 0 1 0

8 1 0 1 1

9 1 1 0 0

Conectamos R02 y R92 a nivel alto para que la puesta a 9 y a 0 la realicen R91 y R01.

ENTRADAS SALIDAS

R01 R91

QA QB QC QD

1 0 X 0 0 0 0

X 1 X 1 0 0 1

0 0 ↓ CONTEO

0 0 X/↑ RELOJ INACTIVO

CI. 74LS93. CONTADOR BINARIO 4 BITS

 Tiene 2 circuitos independientes que hay que conectar según la función que se desee.

 La salida QA viene de un biestable J-K con ambas entradas a “1”, y entrada de reloj A.

 Por lo tanto la salida QA es un divisor de frecuencia por 2 respecto del reloj A.

 Las salidas QB, QC y QD hacen de contador de 0 a 7 respecto del reloj B o lo que es lo mismo de divisor de frecuencia por 8 del reloj B.

 Si se conecta externamente la salida QA a la entrada del reloj B se tiene un contador ascendente 0 a 15 en las salidas QD (MSB), QC, QB y QA (LSB). Esto equivale a un divisor de frecuencia por 16.

 Tiene 2 entradas de Reset (activas por nivel alto) que hay que activar a la vez para llevar la cuenta a 0.

 Utilizando las entradas de reset se puede conseguir un divisor de frecuencia de otro valor.

 La salida QD se puede llevar a la entrada de reloj de otro contador asíncrono 74LS93 (conexión en cascada.)

La relación de pines de este integrado es la siguiente.

 , :Pines de entrada de reloj. Entradas con inversión.

 R01, R02: Entradas de puesta a 0 de las salidas. Entradas sin inversión.

 QA, QB, QC y QD: Pines de salida. Salidas sin inversión.

Funcionamiento.

Cuando las entradas de puesta a cer0 R01 y R02 están a nivel alto a la vez en las salidas aparece el número 0 en BCD (todas las salidas a nivel bajo). Si una de estas entradas está a nivel bajo se produce la cuenta. Tabla de verdad de las entradas de reset.

ENTRADAS DE RESET SALIDAS

R01 R02 QD QC QB QA

1 1 0 0 0 0

0 X CUENTA

X 0 CUENTA

La salida QA está conectada a la entrada para cuenta en BCD. Los pulsos de cuenta se introducen por la entrada , actuando en los flancos de bajada de éstos pulsos.

CUENTA SALIDAS

QD QC QB QA

0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 1 0 1 0

7 1 0 1 1

8 1 0 0 0

9 1 0 0 1

10 1 1 1 0

ENTRADAS SALIDAS

R01 R02

QD QC QB QA

1 1 X 0 0 0 0

X 0 ↓/↑ CONTEO

0 X ↓ CONTEO

X 0 X/↑ RELOJ INACTIVO

0 X X/↑ RELOJ INACTIVO

CONTADORES SÍNCRONOS

CI. 74LS160. CONTADOR PROGRAMABLE BCD CON PUESTA A CERO PRIORITARIA.

Este circuito integrado es un contador programable de 4 bits con carga de datos paralelo. El reset es asíncrono. Dispone de una salida de acarreo para conteo en cascada, así como de dos entradas de control del conteo.

La relación de pines de este integrado es la siguiente.

A, B, C, D: Pines de entrada de datos de preselección. Estos pines indican el valor de carga del conteo para realizar un conteo programado. La carga de estos pines se hace de forma paralela y síncrona. A es el bit de menor peso (LSB). Entradas sin inversión.

CLK: Pin de entrada de reloj. El avance del conteo se realiza con cada flanco ascendente de la señal de reloj. Entrada sin inversión.

: Pin de reset. Se trata de un reset asíncrono, es decir, no se necesita que esta señal esté sincronizada en el tiempo con la señal de reloj. Entrada con inversión.

: Pin de carga de los datos de preselección. Cuando se da un flanco ascendente de la señal de reloj y esta entrada tiene un nivel lógico bajo, se realiza la carga del dato de preselección de las entradas A, B, C y D al interior del contador. Entrada con inversión.

ENT, ENP: Pines de entrada control de conteo. La combinación del estado de estas dos entradas permite el control del conteo. Entradas sin inversión.

QA, QB, QC, QD: Pines de salida del conteo. Estas salidas indican el valor del conteo. QA es el bit de menor peso (LSB). Salidas sin inversión.

RCO: Pin de salida de sobrepasamiento. Cuando el contador se encuentra al máximo estado (1001) esta señal pasará a estado lógico alto. Esta señal puede ser utilizada como señal de reloj para sucesivos contadores en cascada. Esta señal se mantendrá en valor alto mientras dure el estado máximo de conteo. Salida sin inversión.

Funcionamiento.

Un nivel lógico bajo en la entrada pone todas las salidas a valor lógico bajo. Para realizar la carga del valor de las entradas de datos A, B, C y D se deberá meter un nivel lógico bajo en la entrada cuando se dé un flanco ascendente de la señal de reloj. La función de conteo esta deshabilitada mientras la señal se encuentre a nivel lógico bajo. Si se carga el contador con un valor de conteo superior al máximo (1001), el contador volverá a la secuencia de conteo normal.

El contador dispone de dos entradas de habilitado del conteo (T y P), éste empieza cuando estas dos entradas y la entrada de carga de los datos de preselección ( ) tengan un nivel lógico alto. Este y otros funcionamientos se pueden observar en la siguiente tabla de función.

DATOS SALIDAS

CK ENABLE DATOS QA QB QC QD RCO

P T A B C D

0 X X X X X X X X PUESTA A CERO ASÍNCRONA

1 0 ↑ X X A B C d CARGA DE DATOS

1 1 ↑ 1 1 X X X X CONTAJE. RCO=1 AL SUPERAR 1001

1 X X 0 1 X X X X NO CONTAJE. RCO=1 AL SUPERAR 1001

1 X X X 0 X X X X NO CONTAJE. RCO=0

1 X X/↓ 1 1 X X X X RELOJ INACTIVO

CI. 74LS161. CONTADOR BINARIO DE 4 BITS.

El IC tipo 74161 es un contador binario síncrono de 4-bit con carga paralela y despeje asíncrono. La lógica interna es similar al circuito que se muestra a continuación.

En este diagrama se ilustra la asignación de las entradas y las salidas. Cuando se habilita la señal de carga, las cuatro entradas de información se transfieren dentro de cuatro flip-flops internos QA a través de QD, y QD es el bit más significativo. Hay dos

...