Contador 16 bits por FPGA
Enviado por Miguel Mac • 5 de Diciembre de 2017 • Informes • 1.595 Palabras (7 Páginas) • 366 Visitas
[pic 1]
Universidad Iberoamericana Puebla
Contador 16 bits por FPGA
Contador 16 bits por FPGA | [pic 2] |
- Introducción
Para el desarrollo de un contador de 16 bits se empleará un FPGA Altera Cyclone II debido a su alta nivel de procesamiento que nos permite trabajar a una frecuencia mayor a 10MHz.
En el caso del contador, podrá llegar como máximo a un número de conteos igual a 131,071; donde consideraremos que dichas pulsaciones se darán a una frecuencia de 10MHz lo que nos permitiría llegar a su máximo número de conteos en 0.0131071s. Una vez que llegue a su máximo número de pulsaciones, el siguiente pulso generará un reinicio de la cuenta, regresando a cero.
- Objetivos
- Generales
Desarrollar un contador de pulsos por medio de la programación de un FPGA con ayuda de la plataforma de Altera “Quartus II”.
- Específicos
Poder contar el número de pulsos dados por una frecuencia de 10kHz y a su vez poder determinar la continuidad de dicho pulso 1000 veces, por lo que por cada pulso dado a 10kHz el contador generará 1000 pulsaciones permitiendo obesrvar un correcto funcionamiento, por ello el FPGA trabajará a una frecuencia de 101mhz
- Marco teórico
- Compuertas lógicas
Para empezar explicaremos brevemente que son y cómo funcionan las compuestas lógicas dado que el FPGA trabajo con ayuda de ellas.
Una compuerta lógica es un componente electrónico capaz de tomar decisiones conforme al tipo de dato que recibe. Las puertas lógicas trabajan con binario por lo que se basan únicamente en 0s y 1s sin considerar el voltaje de entrada. Estas compuertas funcionan de acuerdo al algebra booleana, lo que nos permite obtener las tablas o ecuaciones necesarios para obtener el diseño de nuestro circuito funcional.
Entre las principales compuertas lógicas se encuentra el AND, OR & NOT.
AND
La compuerta AND nos tomar una decisión a partir de dos datos; si ambos datos son 1 entonces la salida será 1. Si por el contrario ambas son 0 o inclusive si alguna es cero, aunque la otra sea 1 la puerta nos regresará un 0.
[pic 3]
OR
Esta compuerta de igual forma se basa en la recepción de dos datos y en caso de que en alguna de las entradas se tenga un 1 o en ambas entradas se tenga 1 entonces la señal de salida será 1. Por consiguiente, en el único caso que puede dar una salida de 0 es cuando ambas señales son cero.
[pic 4]
NOT
Esta compuerta requiere un solo dato y se basa en una decisión sencilla, negar la entrada. En caso de recibir 1 la salida será 0 y viceversa
[pic 5]
NAND
Esta compuerta se compone de un AND y un NOT lo que nos representa una variación en la tabla de verdad. Mientras ambas entradas sean 1, la salida será 0, de otra forma es 1.
[pic 6]
Flip-flop JK
Un flip-flop es un circuito electrónico que nos permite almacenar datos por medio de dos entradas estables, un reloj y un dato 1 o 0.
Para generar un flip-flop JK se utilizan compuertas NAND conectando sus salidas a las entradas de otro NAND teniendo en común su reloj como se muestra en la siguiente figura.
[pic 7]
Contador
Para generar un contador se hace uso de flip-flops, el numero requerido depende del número de bits que se requieran contar. Para este proyecto se utilizó un contador asincrónico lo que significa que sus relojes no están conectados entre sí. A demás para convertirlo en un contador ascendente utilizamos la salida Q como el reloj del siguiente fli-flop y la Q’ (salida negada) como la salida o el dato que esperamos leer.
[pic 8]
A demás se agregó una conexión en común con la salida PRN del flip-flop, lo que nos permite reiniciar el conteo mandando todos los valores a cero. De igual forma se conectó en común las entradas J y cada K de todos los flip-flops utilizados.
- Desarrollo
Para la creación del contador de 16 bits comenzamos utilizando el programa de Quartus II proporcionado por Altera para programar el FPGA Cyclone II EP2C5T144C8.
[pic 9]
Dentro de la plataforma de Quartus II comenzamos la creación de un archivo “Block Diagram/Schematic file” el cual nos permite conectar generar compuertas lógicas. Dentro de las librerías que contiene Quartus II existe una de almacenamiento llamada Storage, dentro de la cual podemos encontrar como componente existente el flip-flop JK. Para el caso de este proyecto utilizaremos 17 debido a que requerimos llegar a 16 bits, lo que nos permitirá llegar a un número de conteos máximo de 131,071. Si se llegara a superar este número de pulsaciones, el contador regresaría en automático a 0 y seguiría su conteo.
...