Cuadro comparativo las características de las arquitecturas CISC y RISC
Enviado por RAFAELVELASCOG • 22 de Abril de 2019 • Trabajos • 731 Palabras (3 Páginas) • 3.627 Visitas
Cuadro comparativo
Explicar mediante un cuadro comparativo las características de las arquitecturas CISC y RISC. Las características deben estar clasificadas categorías (Tipos de instrucciones, Relación con la memoria, tipo de ejecución, tipo de formato, Cantidad de instrucciones, modos de direccionamiento, Tipos de modos de direccionamiento, conjunto de registros, canalización, tipos de complejidad en cuanto al compilador y microprogramas, formas de llevarse a cabo los saltos condicionales
Características | CISC (Complex Instruction Set Computing) | RISC (Reduced Instruction Set Computing) |
Filosofía | Se basa en implementar un gran número de instrucciones en el microprocesador. | Se basa en utilizar el menor número de instrucciones posibles, aportando un fácil diseño y capacidad de realizar operaciones a gran velocidad a costa de utilizar programas de mayor extensión. |
Tipos de instrucciones | Instrucciones multiciclo | Instrucciones único ciclo |
Relación con la memoria | Tiene arquitectura de memoria a memoria | Tiene arquitectura del tipo load-store (carga y almacena). Las únicas instrucciones que tienen acceso a la memoria son 'load' y 'store'; registro a registro, con un menor número de acceso a memoria. |
Tipo de ejecución | Son lentas, ejecución por software. | Mayor velocidad en la ejecución de instrucciones. Son rápidas ejecución direta por hardware. |
Tipo de formato | El format típico es: Los primeros 4 bits contienen el código de la operación, los 6 bits siguientes definen el modo de direccionamiento del destino, los 6 últimos hacen lo propio respecto del origen. | El SPARC emplea un formato de instruccionesde 32 bits. Todas las instrucciones inician con un código de operación de 2 bits. Para ciertas instrucciones, éste código puede ampliarse. |
Cantidad de instrucciones | Gran cantidad de instrucciones, complejas y potentes. | Reducida, 30 o 40 instrucciones en promedio |
Modos de direccionamiento |
|
|
Conjunto de registros | Número limitado de registros de propósito general, tienen mucho almacenamiento temporal en memoria | Conjunto de registros homogéneo, un número elevado de registros, permitiendo que cualquier registro sea utilizado en cualquier contexto y así simplificar el diseño del compilador. |
Canalización | No se ajustan mucho a las arquitecturas pipeline ya que por su forma de ejecutarse necesita que las instrucciones tengan similitudes entre sí en cuanto a términos de la complejidad relativa de la instrucción. | El procesador comienza a leer la siguiente instrucción inmediatamente que temina la última instrucción, quiere decir que hay dos instrucciones trabajando al mismo tiempo, mientras una se lee la otra se decodifica, y en el siguiente ciclo habrá tres instrucciones. Este Sistema se conoce como segmentación de cause o pipeline. |
Tipos de complejidad en cuanto al compilador y microprogramas | Es difícil diseñar compiladores eficientes, ya que al aumentar la dificultar del repertorio se hace cada vez más difícil diseñar compiladores que aprovechen la gran variedad de y versatilidad de las instrucciones máquina. | El compilador genera un mayor número de instrucciones máquina por ende se necesitan varias instrucciones para ejecutar las instrucciones de alto nivel. |
Formas de llevarse a cabo los saltos condicionales | La unidad de predicción de saltos revisa las instrucciones durante la fase de premezcla (recogida de dos instrucciones de la caché de código), y si la lógica de predicción de bifurcaciones predice que tomará una bifurcación, señalará inmediatamente a la unidad de premezcla (PU) que comience a mezclar instrucciones de la dirección de destino prevista para la bifurcación. Si el resultado de la operación indica que debe seguir por el camino escogido, el microprocesador habrá ganado tiempo, pero si resulta que la bifurcación tomada es distinta a la predicción realizada, la pipeline; y los búfferes; alternativos de premezcla se limpian y comienza de nuevo desde el camino de bifurcación correcto, perdiendo en este caso un poco de tiempo. | Los saltos condicionales inmediatas (BEQI, BNEI, BLTI, BGTI) proceden a realizer una comparación de los registros y su salto en un solo ciclo de reloj. La dirección de salto es de 12 bits, con esto se logran saltos relativos en una ventana de 4K hacia adelante y hacia atrás de la posición actual del registro contador de programa. |
...