DISEÑO E IMPLEMENTACIÓN EN FPGA DE CIRCUITOS COMBINACIONALES
Enviado por Jorge Antonio • 4 de Septiembre de 2021 • Trabajos • 765 Palabras (4 Páginas) • 279 Visitas
Universidad Nacional Mayor de San Marcos
(Universidad del Perú, Decana de América)
FACULTAD DE INGENIERIA ELECTRONICA Y ELECTRICA
[pic 1]
LAB. N°6_DISEÑO E IMPLEMENTACIÓN EN FPGA DE
CIRCUITOS COMBINACIONALES
CURSO: LABORATORIO DE CIRCUITOS DIGITALES
PROFESOR: ALFREDO GRANADOS LY
ALUMNO: LUDEÑA TALLA ARNALDO ANDRÉ 16190205
Lima, Perú 2021
- Un circuito tiene como entrada dos números binarios de 2 bits cada uno, x1x0 e
y1y0 y como salida un número binario de 4 bits z3z2z1z0. La salida es igual al
producto aritmético de los dos números de entrada.
[pic 2]
- Completar la tabla de verdad de este sistema.
ENTRADAS | SALIDAS | ||||||
x1 | x0 | y1 | y0 | z3 | z2 | z1 | z0 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 1 | ||||
0 | 0 | 1 | 0 | ||||
0 | 0 | 1 | 1 | ||||
0 | 1 | 0 | 0 | ||||
0 | 1 | 0 | 1 | ||||
0 | 1 | 1 | 0 | ||||
0 | 1 | 1 | 1 | ||||
1 | 0 | 0 | 0 | ||||
1 | 0 | 0 | 1 | ||||
1 | 0 | 1 | 0 | ||||
1 | 0 | 1 | 1 | ||||
1 | 1 | 0 | 0 | ||||
1 | 1 | 0 | 1 | ||||
1 | 1 | 1 | 0 | ||||
1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
- Escriba las funciones canónicas en suma de productos (minitérminos) de cada
salida.
z3 =
z2 =
z1 =
z0 =
- Ahora simplifique cada función utilizando el mapa de Karnaugh.
| |||
- Simule e implemente su diseño en el MAX+PLUS II con el menor número de
compuertas posibles. Dibuje aquí el circuito final.
- Implemente el multiplicador en VHDL, utilizando como dispositivo de síntesis
el CPLD (EPM7032LC44-6).
- Indique el número de macroceldas utilizadas
- Indique las ecuaciones resultantes del proceso de síntesis.
- Cuál de los dos circuitos implementados tiene mayor cantidad de retardo asociado.
- Un circuito llamado detector de magnitud relativa, tiene como entrada dos
números binarios de 3 bits cada uno, x2x1x0 e y2y1y0 y tres salidas M, N y P que
pasan a estado 1 cuando se cumpla la condición indicada en la figura.
- Para diseñar este circuito comparador, ¿por qué no sería recomendable[pic 3]
utilizar la simplificación por Karnaugh?
- Escriba la condición que deben cumplir los bits de entrada, para que M = 1.
- Escriba la condición que deben cumplir los bits de entrada, para que N = 1.
- Escriba la condición que deben cumplir M y N, para que P = 1.
- Escriba las ecuaciones para M, N y P.
M=
N=
P=
- Simule e implemente su diseño en el MAX+PLUS II con el menor número
de compuertas posibles. Dibuje aquí el circuito final.
- Implemente el multiplicador en VHDL, utilizando como dispositivo de
síntesis el CPLD (EPM7032LC44-6).
- Indique el número de macroceldas utilizadas
- Indique las ecuaciones resultantes del proceso de síntesis.
- Cuál de los dos circuitos implementados tiene mayor cantidad de
retardo asociado.
- Se quiere diseñar un sistema para la apertura y cierre automático de una
puerta de garaje. La puerta es sólo de entrada y abre subiendo hacia
...