Flip Flops

FLIP-FLOP JK

Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir a partir de él. En el símbolo anterior hay tres entradas síncronas (J, K y CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las salidas.

A continuación veremos la tabla de la verdad del flip-flop JK:

Modo de operación ENTRADAS SALIDAS

CLK S R Q Q

Mantenimiento 0 0 No cambia

Reset 0 1 0 1

Set 1 0 1 0

Conmutación 1 1 Estado opuesto

Tabla 3: Tabla de verdad para un flip-flop JK

Observamos los modos de operación en la parte izquierda y la tabla de la verdad hacia la derecha. La línea 1 muestra la condición de "mantenimiento", o inhabilitación. La condición de "reset" del flip-flop se muestra en la línea 2 de la tabla de verdad. Cuando J=0 y K=1 y llega un pulso de reloj a la entrada CLK, el flip-flop cambia a 0(Q=0).

SIMBOLO

FLIP-FLOP RS

El flip-flop de tipo set/reset, se activa (set) a un estado de alto en el lado Q, por medio de una señal de "set", y se mantiene en ese valor, hasta que se desactiva a una señal baja, por medio de una entrada en el lado de reset. Esto se puede implementar como el latch de puerta NAND o el latch de puerta NOR, y también como versión con pulso de clock (sincronizado).

Una desventaja del flip-flop S/R, es que las entradas S=R=0 da un resultado ambiguo y debe evitarse. El flip-flop J-K consigue superar este problema.

Modo de operación Entradas Salidas

R S Q Q

Prohibido 0 0 1 1

Set 0 1 1 0

Reset 1 0 0 1

Mantenimiento 1 1 No cambia

Tabla 1: Tabla de verdad del flip-flop SR

 Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS.

 Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general, las entradas de control asíncronas prevalecen sobre las síncronas.

FLIP-FLOP D

El "flip-flop" tipo D, sigue a la entrada, haciendo transiciones que coinciden con las de la entrada. El término "D", significa dato; este "flip-flop" almacena el valor que está en la línea de datos. Se puede considerar como una celda básica de memoria. Un "flip-flop" D, se puede hacer con un "flip-flop RS", uniendo la salida set (estado alto) con la salida reset (estado bajo), a través de un inversor. El resultado se puede sincronizar.

Tiene solamente una entrada de datos (D), y una entrada de reloj (CLK). Las salidas Q Y 1. También se denomina " flip-flop de retardo”.

Cualquiera que sea el dato en la entrada (D), éste aparece en la salida normal retardado un pulso de reloj. El dato se transfiere durante la transición del nivel BAJO al ALTO del pulso del reloj.

FLIP-FLOP T

El flip-flop T o "toggle" (conmutación) cambia la salida con cada borde de pulso de clock, dando una salida que tiene la mitad de la frecuencia de la señal de entrada en T.

Es de utilidad en la construcción de contadores binarios, divisores de frecuencia, y dispositivos de sumas binarias en general. Se puede hacer a partir de flip-flops J-K, llevando ambas entradas J y K a alta (high).

...