Memorias DRAM

Memorias DRAM

(Dynamic Random Acces Memory)

Historia:

En 1966 la memoria DRAM fue inventada por Robert Dennard en el centro de investigación Thomas J. Watson de IBM.

En 1969 Honeywell pidió a Intel hacer una memoria DRAM que usara la celda de 3 transistores que habían desarrollado. Esta se convertiría en la Intel 1102 (512x1) a comienzos de 1970. Sin embargo la 1102 tenía muchos problemas, lo cual llevó a que Intel empezara a trabajar secretamente en su propio diseño mejorado para evitar conflictos con Honeywell. En Octubre del 1970 la Intel 1103 (1024x1) logró ser la primera memoria DRAM disponible comercialmente, a pesar de problemas iniciales relacionados con bajo rendimiento. La 1103 fue diseñada por Joel Karp y presentada por Pat Earhart.

La primera DRAM con direcciones de filas y columnas multiplexadas fue la Mostek MK4096 (4096x1) diseñada por Robert Proebsting y presentada en el año 1973. Este esquema de direccionamiento usa los mismos pins de direcciones para recibir la parte baja y alta de direcciones de la celda de la memoria referenciada, cambiando entre las dos mitades en la alternancia de ciclos de bus. La MK4096 resultó ser un diseño muy robusto para aplicaciones de clientes. La DRAM Mostek MK4116 16K presentada en 1976 logró el 75% del mercado mundial de las DRAM.

Que es?

DRAM (Dynamic Random Access Memory) es un tipo de memoria dinámica de acceso aleatorio que se usa principalmente en los módulos de memoria RAM y en otros dispositivos, como memoria principal del sistema. Se denomina dinámica, ya que para mantener almacenado un dato, se requiere revisar el mismo y recargarlo, cada cierto período, en un ciclo de refresco.

Funcionamiento

El componente básico (capaz de almacenar un bit de información) es un condensador (capacitor) que se denomina celda capacitiva o celda.

La operación de la celda es similar a la de un interruptor, cuando el estado en la fila se encuentra en alto, el transistor entra en saturación y el dato presente en el bus interno de la memoria (columna) se almacena en el condensador, durante una operación de escritura y se extrae en una operación de lectura

El contenido de información de cada celda queda determinado por la carga del capacitor: una tensión de 0 a 6 volts representa un cero, mientras que 6 a 12 volts indica un uno lógico.

Una de las características fundamentales de los capacitores es que pierden su carga con el tiempo. Si no se tomara en cuenta este fenómeno, la información almacenada iría "borrándose". El proceso destinado a mantener un nivel adecuado el nivel de carga de celda se denomina refresco.

Cada vez que se efectúa un acceso a una celda (para escritura o lectura) se realiza el refresco de esa posición. Pero no es suficiente, dado que ciertas posiciones de memoria pueden no ser accedidas por largo tiempo y, por lo tanto se necesita un proceso adicional de refresco. Mediante este proceso, cada celda es refrescada a breves intervalos de tiempo.

La figura muestra las curvas características de carga (grabación de un 1) y de descarga (grabación de un 0) en una celda.

Figura 1.1: Representación de la curva de carga y descarga en una celda.

Figura 1.2: Celda de memoria de una DRAM Figura 1.3: Sistema lectura, escritura y recarga de una celda DRAM

Pasos principales para una lectura:

1. Las columnas son precargadas a un voltaje igual a la mitad del voltaje de 1 lógico. Esto es posible ya que las líneas se comportan como grandes condensadores, dada su longitud tienen un valor más alto que la de los condensadores en las celdas.

2. Una fila es energizada por medio del decodificador de filas que recibe la dirección y la

...