MULTIPLICARDOR DE 2 BITS

Revisado 90

SISTEMAS DIGITALES

PRACTICAS DE LA UNIDAD II

EQUIPO 2

“MULTIPLICADOR DE 2 BITS”

NOMBRE DEL CATEDRATICO:

ING. LETICIA ARELY CALLEJAS PEREZ.

INTEGRANTES DEL EQUIPO:

DOMINGUEZ PEREZ JORGE ALEJANDRO.

BOLAÑOS MIGUEL VICTOR HUGO.

NAVA MARTINEZ VICTOR MANUEL.

CERQUEDA RODRIGUEZ JUAN CARLOS.

ING. ELECTRICA

FECHA DE ENTREGA:

01 DE OCTUBRE DEL 2012.

 NOMBRE: MULTIPLICADOR DE 2 BITS

Objetivo

Diseñar y comprobar el funcionamiento de un Multiplicador de 2 x 2 bit

 MARCO TEORICO:

Para observar cómo puede implantarse un arreglo multiplicador con un circuito combinatorio consideremos a la multiplicación de dos números de 2 bits. Los bits del multiplicando son c y d, los bits del multiplicador son a y b, mientras que el producto es x0 x1, x2 y x3.

El primer producto parcial se forma al multiplicar d por ab. La multiplicación de dos bits d y a produce un 1 si los dos dígitos son 1; de otra manera produce un 0.

Esto es idéntico a una operación and y puede lograrse con una compuerta and; en el diagrama veremos que el primer producto parcial se forma mediante dos compuertas and.

El segundo producto parcial se forma al multiplicar c por ab y se recorre una posición a la izquierda.

Los dos productos parciales se suman con dos circuitos semisumadores.

Por lo general hay más bits en los productos parciales y será necesario utilizar sumadores completos para producir la suma.

Nótese que el bit menos significativo no tiene que recorrer un sumador porque está formado por la salida de la primera compuerta and.

La multiplicación de números binarios se efectúa igual que la de números decimales. El multiplicando se multiplica por cada bit del multiplicador, comenzando por el bit menos significativo. Cada una de estas multiplicaciones forma un producto parcial. Los productos parciales sucesivos se desplazan una posición a la izquierda. El producto final se obtiene sumando los productos parciales.

Para ver cómo puede implementarse un multiplicador binario con un circuito combinaciones consideremos la multiplicación de dos números de dos bits, como se muestra en la Figura 3.11. Los bits del multiplicando son B1 y B0 los bits del multiplicador son A1 y A0 y el producto es C3 C2 C1 C0. El primer producto parcial se forma multiplicando A0 por B1 B0. La multiplicación de dos bits como A0 y B0 produce1 si ambos bits son 1; de lo contrario, produce 0. Esto es idéntico a la operación AND. Por tanto, el producto parcial puede implementarse con compuertas AND como se indica en el diagrama. El segundo producto parcial se forma multiplicando A1, por B1 B0 y se desplaza una posición a la izquierda. Los dos productos parciales se suman con dos circuitos de semisumador (SS). Por lo regular los productos parciales tienen más bits, y ello obliga a usar sumadores completos para obtener la suma de los productos parciales. Observe que el bit menos significativo del producto no tiene que pasar por un sumador porque se forma con la salida de la primera compuerta AND.

 MATERIAL Y EQUIPO UTILIZADO:

CANTIDAD DESCRIPCION

2 COMPUERTAS AND 74LS08.

1 COMPUERTA OR EX 74HC86.

1 MULTIMETRO.

1 DIP SWITCH.

1 FUENTE DE VOLTAJE DE LA MESA DE PRÁCTICAS CD.

1 PROTOBOARD.

4 LEDS.

4 RESISTENCIAS 1KΩ.

4 RESISTENCIAS 220 Ω.

 DESARROLLO:

...