Multiplicador 2 bits verilog
Enviado por JOSE ADAN DIAZ JAUREGUI • 10 de Diciembre de 2021 • Prácticas o problemas • 1.031 Palabras (5 Páginas) • 480 Visitas
[pic 1]REPORTE DE LA ACTIVIDAD 1 21B Diseño de un Multiplicador Jerárquico de 2 bits
UNIVERSIDAD DE GUADALAJARA [pic 2][pic 3]
[pic 4]CENTRO UNIVERSITARIO DE CIENCIAS EXACTAS E INGENIERÍAS
INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA
MULTIPLICADOR JERÁRQUICO DE 2 BITS
[pic 5]
1. Objetivo general
Diseña y sintetiza un multiplicador de 2 bits jerárquico (MUL2BJ), usando como base el multiplicador jerárquico de 1 bit (MUL1BJ)
1.1 Objetivos particulares l Diseñar un multiplicador de 2 bits mediante una descripción jerárquica en VHDL que use el módulo del multiplicador de 1 bit como base.
l Realizar la verificación sintáctica y lógica de la descripción capturada usando las herramientas de ECAD.
l Caracterizar el circuito obtenido.
2. Descripción del funcionamiento
El multiplicador jerárquico de 2 bits realiza la operación de multiplicación binaria entre los dos operadores que ingresan por los puertos X y Y, mostrando el resultado de dicha multiplicación aritmética en el puerto Z.
La función del módulo se expresa de la siguiente manera:
Z=X[pic 6]Y
La arquitectura del sistema es jerárquica y se implementa usando un arreglo de multiplicadores de 1 bit, donde la cantidad de bits de entrada determina cuantos se usarán, siendo en este caso 2 multiplicadores en 2 renglones, siguiendo la lógica de una multiplicación decimal y cada multiplicador, pasando el acarreo correspondiente a otro.
3. Requerimientos del sistema
El diseño del sistema solicitado debe cumplir los siguientes requerimientos:
3.1 Diagrama de caja negra
En la figura 1 se presenta el diagrama de caja negra del multiplicador de 2 bits, donde se especifican los puertos de entrada y salida del sistema.
3.2 Descripción de puertos
[pic 7]
Figura 1. Diagrama de caja negra del multiplicador jerárquico de 2 bits.
El multiplicador de 2 bits debe tener dos puertos de entrada de datos y un puerto de salida, tal como se muestra en el diagrama de la figura 1. A continuación se describe el funcionamiento de cada puerto:
l X(0-1): Este es el puerto de entrada que recibe al operando X de la multiplicación, es decir al multiplicando.
l Y(0-1): Este es el puerto de entrada que recibe el operando Y de la multiplicación, es decir al multiplicador.
l Z(0-3): Este es el puerto de salida que provee el resultado numérico de la multiplicación aritmética
de los datos presentes en X y Y.
4. Desarrollo del diseño
El diseño se implementará usando una arquitectura combinacional. El sistema contará con un sólo módulo, del cual se detallan las especificaciones a continuación.
4.1 Diagrama de la arquitectura
La arquitectura del sistema es jerárquica y se implementa usando un arreglo de multiplicadores de 1 bit (MUL1B). Se forman renglones de multiplicadores, donde el sistema general, con dos operadores de entrada (X y Y) de m y n bits respectivamente, usará m[pic 8]n multiplicadores de 1 bit, arreglados en n filas de m multiplicadores.
El diagrama de bloques de la arquitectura se puede apreciar en la figura 2.
4.2 Codificación
[pic 9]
Figura 2. Diagrama de bloques de la arquitectura para el multiplicador de 2 bits.
...