Comprobación de los Teoremas de Boole y Demorgan

1. OBJETIVOS

1. Objetivo General

• Verificar por medio de un experimento los teoremas de Boole y DeMorgan así como el funcionamiento de la compuerta XOR

1. METODO

• Comprender la simplificación por los métodos de Boole y DeMorgan para simular y armar el circuito para contrastar los resultados
• Demostración del docente de la utilización y manejo del dispositivo de práctica

1. EQUIPO Y MATERIALES

1. FUNDAMENTO TEORICO

Generalmente, es posible encontrar que las funciones lógicas básicas AND, OR, NAND, NOR y NOT no son suficientes para implementar funciones lógicas digitales complejas. Estas compuertas son la base para construir circuitos lógicos más complejos utilizando circuitos llamados Lógica Combinacional la cual necesita del uso de dos o más compuertas para su resolver funciones complejas.

Estas funciones complejas usualmente llamadas ecuaciones Booleanas y los circuitos lógicos pueden ser implementadas directamente desde las ecuaciones que se muestran en el anexo 2. Sin embargo, en algunas ocasiones la misma función puede ser generada desde ecuaciones menos complejas. Por este motivo, la simplificación de los circuitos constituye una ventaja para los diseñadores puesto que se reduce el número de compuertas. Esto a su vez disminuye el costo del diseño; menos partes implican menos costo y un circuito más confiable que puede ser fácilmente construido y reparado.

El teorema de DeMorgan establece la conversión entre una expresión lógica que tiene inversiones en la salida a una expresión lógica diferente. Esta es una ventaja de simplificación para convertir sumas en multiplicaciones y viceversa. Las siguientes igualdades representan el teorema de DeMorgan:

[pic 2]

Cuando simplificamos las ecuaciones de Boole, algunas veces es conveniente usar el teorema de DeMorgan para proceder en la dirección opuesta. Un ejemplo de esto son las funciones lógicas combinacionales como el caso de la OR Exclusiva. La XOR es una compuerta con dos o más entradas que puede entregar un salida lógica de 1 cuando las entradas son impares, es decir (1 0) ó (0 1), pero entrega 0 cuando las entradas son pares (0 0) ó (1 1).

[pic 3]

[pic 4]

Fig. 1. Compuerta lógica XOR, tabla de funciones y su simbología.

La función XOR no es una compuerta básica pero se la puede considerar como una función lógica combinacional. Se requiere de un mínimo de tres compuertas lógicas para construir la XOR. La ecuación booleana es la siguiente:                                         < 3 >[pic 5]

Esta función podría generarse usando o bien el circuito de la figura 2 ó 3. Para probar que estos dos circuitos son equivalentes, todo lo que se requiere es construir la tabla de verdad para los dos circuitos y comparar las respuestas. También es posible aplicar el álgebra booleana para simplificar las expresiones y de este modo comprobar los resultados:

                        <4>[pic 6]

                        [pic 7]

                [pic 8]

                        <5>[pic 9]

El complemento de la OR Exclusiva es una NOR Exclusiva. La XNOR proveerá un 0 lógico en la salida cuando las entradas sean impares y un 1 lógico cuando las entradas sean pares.

[pic 10]

Fig. 2. Compuerta lógica XOR como expresión booleana de la ecuación <4>.

[pic 11]

Fig. 3. Compuerta lógica XOR como expresión booleana de la ecuación <5>.

[pic 12]

Fig. 4. Compuerta lógica XNOR.

[pic 13]

Fig. 5. Compuerta lógica XNOR como expresión booleana.

Uno de los principales usos de la compuerta XOR es para generar paridad de BIT en sistemas de transmisión de datos digitales. Un generador de paridad entrega un 0 por cada dato correcto y un 1 si la paridad es incorrecta. La paridad se comprueba en un número sumando la cantidad de unos, si el resultado es par entonces es un número par, si el resultado es impar el número es impar. Por ejemplo, el número binario 1011 tiene un valor impar 1, entonces para generar la paridad impar se agrega un 0 al MSB (More Significante Bit) 01011, si el valor es par entonces se agrega un 1 al MSB 11011.

[pic 14]

Fig. 6. Ejemplo de bits de paridad Par (Even) y paridad Impar (Odd)

1. PROCEDIMIENTO

Los estudiantes tienen que realizar el diseño, simulaciones y circuito armado en casa. Es obligación del estudiante revisar los resultados que se esperan para mostrarlos al profesor. Los pasos a seguir son los siguientes:

1. Dibujar el diagrama lógico digital y determine la tabla de verdad para las tres entradas y la salida de la ecuación booleana  donde: [pic 15][pic 16]
2. Simular el diagrama anterior obtenido en cualquier software sugerido en clase
3. Armar el circuito simulado en el protoboard y verificar la tabla de verdad calculada y simulada
4. Repetir los pasos uno, dos y tres para la ecuación booleana: [pic 17]
5. Demostrar que las siguientes expresiones son equivalentes: [pic 18]

[pic 19]

[pic 20]

[pic 21]

[pic 22]

[pic 23]

[pic 24]

[pic 25]

[pic 26]

[pic 27]

[pic 28]

1. Repetir los pasos uno, dos y tres para las ecuaciones booleanas  y  por separado donde: , compare las tablas de verdad de modo que se pueda demostrar los teoremas de Morgan usados en el paso cinco donde se puede ver que  = [pic 29][pic 30][pic 31][pic 32][pic 33]
2. Repetir los pasos uno, dos y tres para la ecuación booleana de la XOR:  y compare la tabla de verdad de los resultados obtenidos utilizando el 74LS86[pic 34]
3. Repetir los pasos uno, dos y tres para la ecuación booleana de la XOR:  y compare la tabla de verdad de los resultados obtenidos utilizando el 74LS86[pic 35]
4. Usando el 74LS86 y el 74LS04, diseñar, simular y construir un generador de paridad impar de 4 bits y comprobar la tabla de verdad de modo que la salida sea siempre par agregando un 1 o un 0 al número de 4 bits según sea necesario

1. SIMULACIONES

1

[pic 36]

2

[pic 37]

3

[pic 38]

4

[pic 39]

5

[pic 40]

6

[pic 41]

7

[pic 42]

1. TABLAS DE VERDAD Y ANÁLISIS

1

2

...