ClubEnsayos.com - Ensayos de Calidad, Tareas y Monografias
Buscar

VHDL


Enviado por   •  19 de Abril de 2014  •  Examen  •  965 Palabras (4 Páginas)  •  386 Visitas

Página 1 de 4

Investigación Previa

• Definición de VHDL:

Es uno de los dos más populares HDL’s. El lenguaje VHDL es muy popular para el diseño de entrada de circuitos digitales en sistemas CAD, simulación y documentación. VHDL es un complejo extremo y lenguaje sofisticado, entonces aprenderlo puede ser una tarea ardua.

VHDL (VHSIC Lenguaje de Descripción de Hardware) es un hardware de descripción usado en el área de la electrónica para diseño electrónico de automatización para describir sistemas de señales digitales y mixtas asi como arreglos de compuertas de campo programable y circuitos integrados. VHDL también puede ser usado como un propósito general paralelo lenguaje de programación.

• Definición de entidad y arquitectura, en el contexto de un circuito digital descrito con VHDL. Palabras reservadas utilizadas para definir la entidad y arquitectura de VHDL.

La entidad de un programa VHDL define la interfaz de diseño externo. Es una palabra clave y no puede ser usada como una variable en el programa de VHDL. La entidad define los puertos de entrada y salida de un sistema digital. Todo programa VHDL debe de contar con al menos una entidad con un nombre designado.

La arquitectura describe la estructura o comportamiento interno de la entidad correspondiente. Mas de una arquitectura debe estar asociada con una entidad.

• Diferencia entre señal y puerto de entrada/salida, en el contexto de VHDL

Las señales pueden ser sintetizadas en elementos lógicos y/o conexiones, lo cual no es posible en una variable. Una señal representa un nodo de conexión entre elementos lógicos (compuertas, registros, buffers, etc.). Una señal que se vea involucrada dentro de un proceso no recibe inmediatamente el valor asignado, sólo hasta el final del mismo. Una variable que sea utilizada dentro de un proceso sí recibe el valor de forma inmediata, por lo que son muy útiles para poder obtener el estado de salida deseado para alguna señal de salida.

• Diferencia entre los modos IN, OUT, BUFFER e INOUT en VHDL

IN: Un puerto es de modo in si la información correspondiente al mismo, entra a la entidad y se suele usar para relojes, entradas de control (como las típicas load, reset y enable), y para datos de entrada unidireccionales.

INOUT: Es usado para señales bidireccionales, es decir, si necesitamos que por el mismo puerto fluya información tanto hacia dentro como hacia afuera de la entidad. Este modo permite la realimentación interna y puede reemplazar a cualquiera de los modos anteriores, pudiéndose usar este modo para todos los puertos, pero reduciremos la lectura posterior del código por otra persona, y reduciendo los recursos disponibles de la dispositivo.

OUT: Un puerto es de modo out si la información fluye hacia fuera de la entidad. Este modo no permite realimentación ya que al declarar un puerto como out estamos indicando al compilador que el estado lógico en el que se encuentra no es leíble. Esto le da una cierta desventaja pero a cambio consume menos recursos de nuestros dispositivos lógicos programables.

BUFFER: Es usado para una realimentación interna ,es decir,

...

Descargar como (para miembros actualizados) txt (6 Kb)
Leer 3 páginas más »
Disponible sólo en Clubensayos.com