PRACTICA 1 FLIP- FLOP RS CON COMPUERTAS NOR

 D.G.E.T.I.[pic 2][pic 3][pic 4]

 UNIVERSIDAD DEL GOLFO DE MEXICO, A. C.  

         [pic 5]

 [pic 6]

 D. G. E. T. I.[pic 7][pic 8][pic 9]

 UNIVERSIDAD DEL GOLFO DE MEXICO, A. C.  

         [pic 10]

 NOMBRE DEL ALUMNO

 [pic 11]

  SEMESTRE

         [pic 12]

 GRUPO

         [pic 13]

[pic 14] 

Ing. Alfonso Juárez Jiménez 

Secretario Académico

Ing. Andrés Juárez Jiménez 

Secretario de Administración y Finanzas

Lic. Fátima Romero Gutiérrez 

Jefe de Departamento de Educación Media y Básica

Ing. Araceli G. Sánchez Gasca 

Departamento Académico de Educación Media y Básica

INDICE

Practica No. Nombre         Página

1. Flip-flop rs con compuertas NOR         5

1. Flip-flop rs con compuertas NAND         9

1. Flip – flop jk temporizado         12

1. Flip-flop jk con cronometro         16

1. Flip-flop tipo d integrado         20

1. Flip-flop jk en circuito integrado         24

1. el circuito integrado ne 555 v en configuración monoestable         28

1. El circuito integrado ne 555 v en configuración astable         32

1. Contador sincrono base 8 empleando el método de mapas de karnaught         36

1. Contador asíncrono base 16 utilizando el circuito integrado sn74ls93n         41

1. Contador asíncrono base 10 utilizando para control la señal de borrado  (         44 clr)          
2. Contador asíncrono base 14 utilizando para control la señal de puesta a uno          

        ( pr)         49

1. Contador descendente base 16 utilizando flip-flops jk         54

1. Contador de décadas         57

1. Registro de corrimiento de 4 bits         61

1. Multiplexores         66

1. Display de siete segmentos         70

1. Circuitos divisores de frecuencia         74

1. Registro de entrada serie y salida paralelo         79

PRACTICA 1 

FLIP- FLOP RS CON COMPUERTAS NOR

OBJETIVO

El estudiante debe ser capaz de llevar a la práctica un flop-flop RS implementado con compuertas NOR comprobando su comportamiento lógico.

DESCRIPCION BASICA

CIRCUITO FLIP-FLOP BÁSICO CON COMPUERTAS NOR  

Para analizar la operación del circuito de la figura 1 se debe recordar que la salida de una compuerta NOR es 0 si cualquier entrada es 1 y que la salida es 1 solamente cuando todas las entradas sean 0. Como punto de partida asúmase que la entrada de puesta a uno (set) es 1 y que la entrada de puesta a 0 (reset) sea 0. Como la compuerta 2 tiene una entrada de 1, su salida Q´ debe ser 0, lo cual coloca ambas entradas de la compuerta 1 a 0 para tener la salida Q como 1. Cuando la entrada de puesta a uno (set) vuelva a 0, las salidas permanecerán iguales ya que la salida Q permanece como 1, dejando una entrada de la compuerta 2 en 1. Esto causa que la salida Q´ permanezca en 0 lo cual coloca ambas entradas de la compuerta número 1 en 0 y así la salida Q es 1. De la misma manera es posible demostrar que un 1 en la entrada de puesta a cero (reset) cambia la salida Q a 0 y Q´ a 1. Cuando la entrada de puesta a cero cambia a 0, las salidas no cambian.

Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero ambas salidas Q y Q´ van a 0. Esta condición viola el hecho de que las salidas Q y Q´ son complementos entre sí. En operación normal esta condición debe evitarse asegurándose que no se aplica un 1 a ambas entradas simultáneamente.

Un flip-flop tiene dos entradas útiles. Cuando Q=1 y Q´=0 estará en el estado de puesta a uno (o estado 1). Cuando Q=0 y Q´=1 estará en el estado de puesta a cero (o estado 0). Las salidas Q y Q´ son complementos entre sí y se les trata como salidas normales y de complemento respectivamente. El estado binario de un flip-flop se toma como el valor de su salida normal.

Bajo operación normal, ambas entradas permanecen en 0 a no ser que el estado del flip-flop haya cambiado. La aplicación de un 1 momentáneo a la entrada de puesta a uno causará que el flipflop vaya a ese estado. La entrada de puesta en uno debe volver a cero antes que se aplique un uno a la entrada de puesta a cero. Un 1 momentáneo aplicado a la entrada de puesta a cero causará que el flip-flop vaya al estado de borrado (o puesta a cero). Cuando ambas entradas son inicialmente cero y se aplica un 1 a la entrada de puesta a uno o se aplica un 1 a la entrada de puesta a cero mientras que el flip-flop este borrado, quedaran las salidas sin cambio. Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero, ambas salidas irán a cero. Este estado es indefinido y se evita normalmente. Si ambas salidas van a 0, el estado del flip-flop es indeterminado y depende de aquella entrada que permanezca por mayor tiempo en 1 antes de hacer la transición a cero.

[pic 15]

FIGURA 1 . Flip- flop Rs con compuertas NOR

MATERIAL Y EQUIPO

1 CI-1 = Circuito integrado SN74LS 02N

1 Protoboard

1 Fuente de alimentación de 5V de corriente continua fija

1m alambre calibre 22 de 1 polo

1 multímetro digital con puntas de prueba

4 Caimanes

1 diodo emisor de luz  

1 Manual de semiconductores ECG

DESARROLLO DE LA PRACTICA

1. Mediante el uso del Manual de semiconductores ECG, buscar la disposición de terminales del circuito integrado SN74LS 02N y anotarla en una hoja de especificaciones.
2. Medir con el multímetro digital el voltaje de alimentación, para comprobar que este proporcionando los 5volts.
3. Armar en el protoboard el circuito de la figura 1.
4. Conectar la fuente de alimentación de 5 volts al circuito armado.
5. Conectar un diodo emisor de luz en la salida para observar el comportamiento del Flip-flop.
6. Introducir un pulso en la entrada S y observar el efecto producido en la salida.
7. Introducir un pulso en la entrada R y observar el efecto producido en la salida.
8. Introducir dos pulso de nivel bajo en la entrada R y S y observar el efecto producido en la salida.
9. Elaborar una tabla de comportamiento considerando las entradas y salidas en el circuito de la figura 1.

TABLA 1 Comportamiento de un flip-flop RS

ESQUEMAS

OBSERVACIONES  

...