Práctica Latches y Flip-Flops
Enviado por Harif Hau • 27 de Noviembre de 2020 • Prácticas o problemas • 1.145 Palabras (5 Páginas) • 514 Visitas
[pic 1]
PRACTICA N° 10
LATCHES Y FLIP – FLOPS
ELECTRÓNICA INDUSTRIAL
[pic 2]NOMBRE:
HAU CHIMAL HARIF DANIEL
PROFESORA:
ROSA GUADALUPE CASAS DE LA CRUZ
FECHA: 25 DE NOVIEMBRE DE 2020
Objetivo:
Comprobar el funcionamiento mediante las tablas de verdad de los Latches SR con compuertas NAND y NOR y de los Flips - Flops SR y D usando el Software de simulación MultisimTM.
Lista de materiales y equipo.
- MultisimTM
- 4 Led verde para Q
- 4 Led rojo para Q ´
- 4 Fuente digital (Interactive digital constant)
- Sigue la lista colocando los dispositivos que vayas a utilizar de acuerdo a tu diseño.
-4 Resistencias 330 Ω
-4 Resistencias 1 KΩ
-10 Compuertas NAND 7400N
-2 Compuertas NOR 7402N
-2 Compuertas NOT 7404N
-4 Interruptores
-2 Fuente de alimentación a 5V
-4 Tierra
Introducción.
Los circuitos secuenciales son circuitos digitales con memoria. Su salida es función de la entrada y del estado actual. Los circuitos secuenciales pueden ser:
Asíncronos: Cambian su estado de forma inmediata como resultado de variaciones en las entradas.
Síncronos: Cambian su estado en instantes de tiempo discretos bajo el control de una señal de reloj.
Marco teórico.
Latch: El latch (cerrojo) es un tipo de dispositivo de almacenamiento de dos estados, que se suele agrupar en una categoría diferente a la de los flips-flops. Básicamente, los latches son similares a los flip-flops, ya que también son dispositivos de dos estados que pueden permanecer en cualquiera de sus dos estados gracias a su capacidad de retroalimentación, lo que consiste en conectar cada una de sus salidas a la entrada opuesta. La diferencia principal entre ambos tipos de dispositivos está en el método empleado para cambiar de estado.
Flip Flop tipo SR: El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del símbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0.
[pic 3]
[pic 4]
Latch S-R (Activo en Bajo)
[pic 5]
[pic 6]
LatchS-R con habilitación
[pic 7]
[pic 8]
[pic 9]
Flip Flop tipo D: El flip-flop tipo D es un elemento de memoria que puede almacenar información en forma de un “1” o “0” lógicos. Este flip-flop tiene una entrada D y dos salidas Q y Q. También tiene una entrada de reloj, que, en este caso, nos indica que es un FF disparado por el borde o flanco descendente (ver el triángulo y la pequeña esfera en la entrada en los diagramas inferiores). Si el flip flop se disparara por el borde ascendente sólo aparecería el triángulo (no hay la pequeña esfera).
El flip-flop tipo D adicionalmente tiene dos entradas asincrónicas que permiten poner a la salida Q del flip-flop, una salida deseada sin importar la entrada D y el estado del reloj. Estas entradas son: PRESET (poner) y CLEAR (Borrar). Es importante notar que estas son entradas activas en nivel bajo (ver la bolita o burbuja en la entrada). Ser activo en nivel bajo significa que: para poner un “1” en la salida Q se debe poner un “0” en la entrada PRESET y para poner un “0” en la salida Q se debe poner un “0” en la entrada CLEAR.
[pic 10]
[pic 11]
Circuitos Secuenciales Síncronos
Los cambios ocurren “al mismo tiempo”. Su funcionamiento está sincronizado por una señal de reloj. Reloj (CLK): Señal digital periódica.
[pic 12]
Circuito Detector de Flanco
[pic 13]
Flip-Flops
Un flip–flop es un LATCH con habilitación y detector de flanco.
[pic 14]
[pic 15]
[pic 16]
Flip Flop D
[pic 17]
[pic 18]
Procedimiento:
1. Diseña en MultisimTM un circuito latch tipo S-R, hecho por compuertas NAND.
[pic 19]
2. Anota la tabla de verdad correspondiente, con todas las combinaciones.
ENTRADAS | SALIDAS | ||
S' | R' | Q | Q' |
1 | 1 | NC | NC |
0 | 1 | 1 | 0 |
1 | 0 | 0 | 1 |
0 | 0 | 1 | 1 |
3. Comprueba cada una de las combinaciones de la tabla de verdad.
ENTRADAS | SALIDAS | ||
S' | R' | Q | Q' |
1 | 1 | NC | NC |
[pic 20]
No cambio. El latch permanece en el estado que estaba
ENTRADAS | SALIDAS | ||
S' | R' | Q | Q' |
0 | 1 | 1 | 0 |
[pic 21]
Latch en estado SET
ENTRADAS | SALIDAS | ||
S' | R' | Q | Q' |
1 | 0 | 0 | 1 |
[pic 22]
Latch en estado RESET
ENTRADAS | SALIDAS | ||
S' | R' | Q | Q' |
0 | 0 | 1 | 1 |
[pic 23]
Condición no Valida
4. Graba la simulación y explica ahí la operación del circuito.
Observaciones:
La negación sobre R y S significa que la acción Reset o Set se produce cuando la señal está en 0 (y no en 1).
...