Trabajo 2 Secuenciales

Act. No.10 Trabajo Colaborativo No.2

Sistemas digtales secuenciales

DESARROLLO

Diseño

Para desarrollar el ejercicio propuesto, debemos realizar

1. Secuencia deseada

2. Desarrollar la tabla de estados actuales y futuros

3.Determinar el número de flip flop que se necesitan de acuerdo a los estados de la secuencia.

4. Una vez que sabemos la cantidad de flip flop que se necesitan decidimos cuál utilizar puesto que, podemos utilizar flip flop tipo data, tipo toogle y tipo JK, para ello, anexaré las tablas de transiciones de cada uno de los flip flop mencionados.

5. Realizar los mapas de Karnaugh

Desarrollo

1. La secuencia deseada es 5-3-2-1-4-7-6

1.3 CÁLCULO DE LAS RESISTENCIAS Y CONDENSADOR PARA OBTENER EL TIEMPO DE 1 SEGUNDO

CALCULO DEL ASTABLE 555 PARA UNA FRECUENCIA DE 1 Hz

Fórmulas para el 555

t_on=0.693*(R_1+R_2 )*C

t_off=0.693*R_2*C

t_on=0.693*R_1*C+0.693*R_2*C ⇒ t_on=0.693*R_1*C+t_off

Entonces ton siempre será mayor que toff.

Período(T)=1/f=1seg⇒ T=t_on+t_off=1 seg

Asumimos un condensador de C= 27 uF y un tiempo de apagado (toff ) de 0.4 segs.

t_off=0.693*C*R_2 ⇒ R_2= (0.4 s)/(0.693*27μF)⇒▭(R_2=21360 Ω)

T=t_on+t_off=0.693*R_1*C+t_off+ t_off= 0.693*R_1*C+2*t_off

T=0.693*R_1*C+2* 0.693*R_2*C = 0.693*C*(R_1+2*R_2)

1 seg=0.693*C*(R_1+2*21360 Ω)

▭(R_1=10708 Ω)

3. El número de flip flop a utilizar depende del número de estados de la secuencia, teniendo en cuente, que cada flip flop sólo tiene dos estados 0 y 1, por lo tanto, el número de flip flop está determinado por 2n donde 23=8, lo cual, nos define el número de flip flop a utilizar, para el caso del ejercicio solicitado son 3 flip flop.

Como los flip flop que se pueden utilizar para desarrollar el ejercicio pueden ser tipo D, tipo T o tipo JK,

5. Desarrollo de los mapas de Karnaugh para visualizar la secuencia propuesta.

Mapas K Para J_0 K_0

Q_2^'+Q_1+Q_0^' Q_2+1

Mapas K para J_1 K_1

Q_1+Q_2 Q_0^' (Q_1 ┤+├ Q_2 )+Q_1^' Q_0

Mapas K para J_2 K_2

Q_2+Q_1^' Q_0 Q_2^'+Q_1^' Q_0

Entradas FLIP-FLOP Ecuaciones Booleanas

J_0 1

K_0 Q_2^'+Q_1+Q_0^'

J_1 Q_1+Q_2

K_1 Q_0^' (Q_1 ┤+├ Q_2 )+Q_1^' Q_0

J_2 Q_2+Q_1^' Q_0

K_2 Q_2^'+Q_1^' Q_0

6. Diseño tiempo visualización dígitos

Para el control del tiempo del circuito secuencial propuesto, utilizaremos un integrado 555 en configuración astable, para ello, debemos recordar las condiciones de configuración:

6.1. Seleccionar el condensador, teniendo en cuenta que, entre más pequeño sea su valor, los valores de los resistores son más altos y viceversa.

6.2. El tiempo de carga dede ser mayor que el tiempo de descarga.

Tc > Td

6.3. Una vez fijado el valor del condensador, hallamos primero la resistenca de descarga del condensador.

Ec.1

6.4. Ahora hallamos el valor de la resistencia de carga.

Ec.2

Con base en lo anterior los resultados de los cálculos fueron:

Td = 2ms (Tiempo suficiente para resetear el contador, tomado por nosotros)

Tc= 1s

C = 10μf

Rb = 288.6Ω (Resistencia de descarga)

Ra = 144kΩ (Resistencia de carga)

Se anexan pantallazos del circuito diseñado en Proteus 7.7, en el que se puede ver la configuración del integrado 555 en modo astable y el resultado de la señal de respuesta en la salida cada segundo, así como, el pulso de resetea el contador, lo cual puede ser verificado obervando las perillas del osciloscopio.

...