La tecnología HyperThreading

la tecnología HyperThreading (también conocido como HT Technology) es una marca registrada de la empresa Intel para denominar su implementación de la tecnología Multithreading Simultáneo también conocido como SMT. Permite a los programas preparados para ejecutar múltiples hilos (multi-threaded) procesarlos en paralelo dentro de un único procesador, incrementando el uso de las unidades de ejecución del procesador.

Esta tecnología consiste en simular dos procesadores lógicos dentro de un único procesador físico. El resultado es una mejoría en el rendimiento del procesador, puesto que al simular dos procesadores se pueden aprovechar mejor las unidades de cálculo manteniéndolas ocupadas durante un porcentaje mayor de tiempo. Esto conlleva una mejora en la velocidad de las aplicaciones que según Intel es aproximadamente de un 30%.

La tecnología HyperThreading tiene grandes capacidades de procesamiento y rapidez. Algunas de sus ventajas son: mejora el apoyo de código “multi-hilos”, que permite ejecutar múltiples hilos simultáneamente, mejora de la reacción y el tiempo de respuesta. De acuerdo con el primer informe de Intel, los Pentium 4 que incorporan esta tecnología tienen un rendimiento entre un 15% y un 30% superior al de los procesadores sin HyperThreading, y utilizan sólo un 5% más de recursos. En este trabajo se describe la arquitectura de la tecnología Hyper-Threading, y discute los detalles de la microarquitectura Intel primera implementación en el procesador Intel Xeon en una familia de procesadores.

Palabras Clave— Tecnología HyperThreading, Intel, Xeon, Micro-arquitectura.

II. INTRODUCCIO.N.

El increíble crecimiento del Internet y de las telecomunicaciones es cada vez más rápido y es impulsado por los sistemas que exigen niveles cada vez más altos de rendimiento del procesador. Para mantenerse al día con esta demanda que no podemos depender por completo de los enfoques tradicionales de diseño del procesador. La Micro arquitectura es una técnica más utilizadas para lograr el rendimiento del procesador más allá de la mejora del super pipelining, branch prediction, super-scalar execution, caché-microprocesador, lo cual lo hace más compleja porque tienen

más transistores y consume más energía. De hecho, el número de transistores y la energía están aumentando a un ritmo mayor que el rendimiento del procesador. Los Arquitectos del procesador están buscando la manera de mejorar el rendimiento a un ritmo mayor que el número de transistores y la disipación de energía. La tecnología Hyper-Threading de Intel es una solución.

III. LOS SISTEMAS OPERATIVOS HACEN MÁS Y FUNCIONAN MEJOR.

La tecnología Hyper-Threading utiliza los recursos del procesador de modo más eficiente, permitiendo que múltiples hilos se ejecuten en cada núcleo. Como una característica de rendimiento, la tecnología Intel HT incrementa la capacidad de proceso del procesador mejorando el rendimiento general de programas con muchos subprocesos.

La tecnología Intel HT está disponible en los procesadores Intel Core de la generación anterior, en la tercera generación de la familia de procesadores Intel Core™ y en la familia de procesadores Intel Xeon. Al combinar uno de estos procesadores y chipsets Intel con un SO y una BIOS compatibles con la tecnología Intel HT, podrás [1]:

 Ejecutar aplicaciones exigentes al mismo tiempo mientras mantienen la flexibilidad del sistema.

 Mantener los sistemas más protegidos, eficientes y fáciles de gestionar al tiempo que minimizar la repercusión en la productividad.

 Disponer de capacidad de ampliación para un crecimiento empresarial futuro y nuevas prestaciones para soluciones.

IV. MICROARQUITECTURA DEL PROCESADOR.

Los enfoques tradicionales del diseño de los procesadores se han centrado en las velocidades más altas del reloj, a nivel de instrucción de paralelismo (ILP) y cachés. Las técnicas para lograr mayores velocidades de reloj implican la canalización de la microarquitectura de granularidad más fina, también llamado super-pipelining. Las altas frecuencias del reloj puede mejorar el rendimiento mediante el aumento del número de instrucciones que se puede ejecutar cada segundo, esto hace que haya muchos más instrucciones en vuelo en una microarquitectura super-pipeline, ocasionando sucesos que perturban el pipeline, por ejemplo, fallos de caché, las interrupciones y los errores de predicción de ramificación, puede ser costoso.

ILP se refiere a técnicas para aumentar el número de instrucciones ejecutadas cada ciclo de reloj. Por ejemplo, un procesador super-scalar tiene varias unidades de ejecución en paralelo que puede procesar instrucciones de forma simultánea. Con la ejecución super-scalar, varias instrucciones se pueden ejecutar cada ciclo de reloj. Sin embargo, con simple en la ejecución de órdenes, que no es suficiente simplemente tener unidades de ejecución múltiple. El desafío es encontrar las instrucciones suficientes para su ejecución. Una técnica es fuera de la orden de ejecución en el que se forma simultánea una gran ventana de instrucciones evaluado y enviado a las unidades de ejecución, con base en las dependencias de instrucción en lugar de orden del programa.

Los accesos a la memoria DRAM son lentas en comparación con las velocidades de ejecución del procesador. Una técnica para reducir esta latencia es añadir cachés rápido cerca del procesador. Caches puede proporcionar acceso rápido a la memoria de datos de acceso frecuente o instrucciones. Sin embargo, los cachés sólo pueden ser rápidos cuando son pequeños. Por esta razón, los procesadores a menudo están diseñados con una jerarquía de memoria caché en las cuales las memorias caché rápidas y pequeñas se encuentran funcional a latencias de acceso muy cerca de la del núcleo de procesador, y caches progresivamente más grandes, que manejan menos datos de acceso frecuente o instrucciones, se implementan con latencias de acceso más largos. Sin embargo, siempre habrá momentos en que los datos necesarios no será en cualquier caché del procesador. Manejo de tales fallos de caché es necesario acceder a la memoria y el procesador es probable que se ejecute rápidamente de instrucciones que se ejecutan antes de estancamiento en la caché.

La gran mayoría de técnicas para mejorar

...