PRACTICA 2. FLIP FLOPS

[pic 1]                                                                          [pic 2]

Título de practica:

FLIP-FLOPS

Latch de compuerta NAND Y NOR

Participantes:

Guerrero Duran Letssi Violeta

Romero González Juan Roberto Michel

Grupo:

3090
Materia:

Electrónica digital

Fecha:

13 de octubre del 2021

Profesor:

Ing. Zamarrón Ramírez Antonio

Introducción:

Todos los circuitos digitales utilizan datos binarios para funcionar correctamente, los circuitos están diseñados para contar, sumar, separar, etc. Los datos según nuestras necesidades, pero por el tipo de funcionamiento de las compuertas digitales, los datos presentes en las salidas de las mismas, cambian de acuerdo con sus entradas, y no hay manera de evitarlo, si las entradas cambian, las salidas lo harán también, entonces una memoria son los FlipFlops, este circuito es una combinación de compuertas lógicas, a diferencia de las características de las compuertas solas, si se unen de cierta manera, estas pueden almacenar datos que podemos manipular con reglas preestablecidas por el circuito mismo.

Objetivo:

Comprobar las tablas de verdad y el funcionamiento de los circuitos Latch de compuerta NAND y Latch de compuerta NOR.

Material y equipo

• Transformador de 120 a 24 con derivación central a 1[pic 3][pic 4][pic 5]
• 1 capacitores de 1000 a 33[pic 6][pic 7]
• 1 capacitores de 100 a 33[pic 8][pic 9]
• 1 regulador 7812 a 1 amperio
• 1 regulador 7805 a 1 amperio
• 4 diodos 1N4001
• 1 compuerta NAND 74LS00
• 1 compuerta NOR 74LS02
• Resistencias de: 470, 300 (todas a ¼ de W)[pic 10][pic 11]
• 2 diodo led
• Multímetro
• Protoboard

Marco teórico

El flip-flop es el elemento de memoria más importante, el cual está formado por un conjunto de compuertas lógicas. Una compuerta lógica por si solas no tiene capacidad de almacenamiento, sin embargo, varias de ellas pueden interconectarse de cierta forma logrando que permitan almacenar información. Para producir estos flip-flops () se utilizan varios arreglos distintos de compuertas.[pic 12]

La figura 1(a) es el tipo general que se utiliza para un flip-flop. Ahí se muestran dos salidas identificadas como , que son el inverso una de otra. La salida  es la salida normal del , y  es la salida invertida del . Si se dice que un  se encuentra en el esado BAJO (0), significa que , si se dice que un  se encuentra en el estado ALTO (1) significa que . Desde luego que el estado de  siempre será inverso de .[pic 13][pic 14][pic 15][pic 16][pic 17][pic 18][pic 19][pic 20][pic 21][pic 22][pic 23]

La figura 1(b) sintetiza los dos estados de operación posibles para un . Observe que al estado ALTO o 1 () también se le conoce como SET, (establecer). Cada vez que las entradas a un  provocan que cambie al estado , se le llama establecer el , es decir, el  ha sido establecido. De manera similar, al estado BAJO o 0 () también se le conoce como CLEAR (borrar) o RESET (restablecer). Cada vez que las entradas de un  hacen que cambie al estado , se le llama borrar o restablecer el ; es decir, el  ha sido borrado (restablecido).[pic 24][pic 25][pic 26][pic 27][pic 28][pic 29][pic 30][pic 31][pic 32][pic 33][pic 34]

Al flip-flop se le conoce también con otros nombres, incluyendo latch y multivibrador biestable. El termino latch se utiliza para ciertos tipos de flip-flops. El termino multivibrador biestable es el nombre técnico más adecuado en español para un flip-flop.

[pic 35]

a) Símbolo que se utiliza para un flip-flop.                   b) Sintetiza los dos estados posibles para un FF.

Figura 1 Símbolo general de un flip-flop y la definición de sus dos posibles estados.

Latch de compuerta NAND

El circuito de  más básico puede crearse a partir de dos compuertas NAND. En la figura 2 se muestra la version con compuertas NAND. Las dos compuertas NAND están retroalimentadas en forma transversal, de manera que la salida de la compuerta NAND-1 está conectada a una de las entradas de la compuerta NAND-2 y viceversa. Las salidas de las compuertas, identificadas como  y  respectivamente, son las salidas del latch. Bajo condiciones normales, una salida siempre será el inverso de la otra. Existen dos entradas para el latch: la entrada SET es la que establece  en el estado 1; la entrada RESET que es la que restablece  al estado 0.[pic 36][pic 37][pic 38][pic 39][pic 40]

Por lo general, las entradas SET y RESET permanecen en el estado ALTO, y una de ellas cambiara a BAJO mediante un pulso cada vez que se quiera cambiar el estado de las salidas del latch. La figura 2(a) muestra la posibilidad, en donde tenemos que  y , cuando , las entradas para la compuerta NAND-2 son 0 y 1, lo cual produce . El 1 de  hace que la compuerta NAND-1 tenga un 1 en ambas entradas para producir una salida de 0 en . En efecto lo que tenemos es el nivel BAJO en la salida de la compuerta NAND-1 que produce un nivel ALTO en la salida de la compuerta NAND-2, lo cual a su vez mantiene la salida de la compuerta NAND-1 en BAJO.[pic 41][pic 42][pic 43][pic 44][pic 45][pic 46]

La segunda posibilidad se muestra en la figura 2(b), en donde  y . El nivel ALTO de la compuerta NAND-1 produce un nivel BAJO en la salida de la compuerta NAND-2, el cual a su vez mantiene la salida de la compuerta NAND-1 en ALTO. De esta forma, hay dos posibles estados de salida cuando SET = RESET= 1.[pic 47][pic 48]

[pic 49]

a) Posibilidad donde  y .                          b) Posibilidad donde  y .[pic 50][pic 51][pic 52][pic 53]

Figura 2 Dos posibles estados en los que se puede mantener cuando SET = RESET = 1.

Cómo establecer el latch () [pic 54]

¿Qué ocurre cuando se aplica un pulso en la entrada SET para mantenerla unos momentos en nivel BAJO mientras que RESET se mantiene en ALTO? La figura 3(a) muestra lo que ocurre cuando  antes de que se produzca el pulso. A medida que se aplica un pulso a AET para que cambie a nivel BAJO en el tiempo ,  cambiará a ALTO y este nivel ALTO obligara a   a cambiar a BAJO, de manera que la compuerta NAND-1 ahora tiene dos entradas en BAJO. Por lo tanto, cuando SET regrese al estado 1 en , la salida de la compuerta NAND-1 permanecerá en LATO, lo cual a su vez mantendrá la salida de la compuerta NAND-2 en BAJO.[pic 55][pic 56][pic 57][pic 58][pic 59]

La figura 3(b) muestra lo que ocurre cuando  y  antes de la aplicación del pulso en SET. Como  ya esta manteniendo la salida de la compuerta en NAND-1 en ALTO, el pulso BAJO en SET no cambiara nada. Así, cuando SET regrese a ALTO, las salidas del latch seguirán en el estado  y .[pic 60][pic 61][pic 62][pic 63][pic 64]

[pic 65]

a)  antes del pulso en SET.                                                     b)    antes del pulso en SET.[pic 66][pic 67]

Figura 3 Aplicación de un pulso a la entrada del SET para que cambie al estado 0. Observe que,   en ambos casos, termina en ALTO.[pic 68]

Como restablecer el latch ()[pic 69]

Ahora se observará lo que ocurre cuando se aplica un pulso a la entrada RESET para que cambie a nivel BAJO mientras que SET se mantiene en ALTO. La figura 4(a) muestra lo que ocurre cuando  y , antes de aplicar el pulso. Como  ya está manteniendo la salida de la compuerta NAND-2 en ALTO, el pulso BAJO en RESET no tendrá ningún efecto. Cuando RESET regrese a ALTO, las salidas de latch seguirán en el estado  y .[pic 70][pic 71][pic 72][pic 73][pic 74]

La figura 4(b) muestra la situación en donde  antes de la ocurrencia del pulso en RESTABLECER. A medida que se aplica un pulso en dicha terminal, para que cambie a BAJO en ,  cambiara a ALTO y este nivel ALTO obligara a  a cambiar a BAJO de manera que la compuerta NAND-2 ahora tiene dos entradas en BAJO. Así, cuando RESET regrese a ALTO en , la salida de la compuerta NAND-2 permanecerá en ALTO, lo cual a su vez mantendrá la salida de la compuerta NAND-1 en BAJO.[pic 75][pic 76][pic 77][pic 78][pic 79]

...