Diseño Alu

DISEÑO ALU

Enunciado:

ALU_04

Diseñar una unidad aritmético-lógica de 4 bits que, en función de las señales de control S2 , S1 , S0 realice las operaciones aritméticas y lógicas mostradas en la tabla.

S2 = 0 S2 = 1

S1 S0 OPERACIONES LÓGICAS OPERACIONES ARITMÉTICAS

0 0 A’ -A+3

0 1 B’ -A-3

1 0 A+B’ -B-4

1 1 A•B -B-3

Diseñar con el menor coste en circuitos integrados.

Una ALU o Unidad Aritmético Lógica (Arithmetic Logia Unit) es un circuito combinacional, es decir, un sistemas digitales cuyas salidas en cualquier instante t dependen únicamente de los valores de las entradas en ese mismo instante t (excepto retardos en la propagación de las señales por el circuito), que puede realizar tanto operaciones lógicas como operaciones aritméticas según cierta combinación de señales de selección de operación.

En este caso dichas señales de selección de operación van a ser 3 bits, S2,S1 y S0. El primero de todos ellos, S2, será el encargado de seleccionar entre que se muestren los resultados provenientes de la unida lógica (S2=0) o de la unidad aritmética (S2=1). S1 y S0 se encargarán de la selección de la operación a realizar dentro de dichas unidades. Las señales de datos serán 2 de 4 bits cada una, A y B.

Para comenzar, plantearemos el diseño de la ALU en dos unidades diferenciadas, unidad lógica y unidad aritmética. Las entradas de datos de cuatro bits Ai y Bi se introducirán a ambas, sin embargo a la salida deberemos que solución mostrar mediante el uso de cuatro multiplexores de dos a uno, cado uno encima de otro, para así conseguir ofrecer en la salida de la ALU sólo una solución SULi o SALi. Como ya hemos mencionado esta selección se llevará a cabo con la entrada S2.

Todas estás señales serán introducidas por el usuario.

Un esquema de lo que podría ser la ALU lo tenemos aquí:

Este mismo esquema pero realizado utilizando Orcad sería:

Como podemos ver además de las entradas seleccionadas por el usuario, existen otras dos entradas, VCC y GND. La primera VCC es la fuente de alimentación, es decir donde irán unidos lo 1 por ejemplo en los multiplexores de la unidad lógica; mientras que GND, del inglés ground, es la tierra, donde uniremos los 0.

Y dentro de lo que llamamos Unidad Aritmético Lógica:

El siguiente paso es la realización de los dos grandes bloques que componen la ALU, la unidad lógica y la unidad aritmética.

Diseño de la unidad lógica.-

La unidad lógica es la parte de la unidad aritmético lógica que se encarga de realizar los calculo de tipo lógico entre las variables Ai y Bi.

Lo primero que haremos será realizar la tabla de verdad de la unidad lógica, que se utilizará cuando la entrada en S2 este a nivel bajo. Por lo que la tabla de verdad deberemos hacerla en función a cuatro entradas, las de control, S1 y S0, y las de datos Ai y Bi. La tabla de verdad únicamente deberemos hacerla una vez, sin embargo, a la hora de implementar las funciones mediante multiplexores, deberemos repetir el procedimiento cuatro veces, uno por cada bit, en este caso cuatro. Así quedarán cuatro salidas SULi (SUL0, SUL1, SUL2, SUL3) que serán el resultado de las operaciones realizadas con las entradas de datos Ai (A0, A1, A2, A3,) y Bi (B0, B1, B2, B3).

S1 S0 Operación Lógica

0 0 Negación de A

0 1 Negación de B

1 0 Suma lógica de A y el complemento de B (OR)

1 1 Multiplicación lógica de A y B (AND)

Tabla de verdad:

S1 S0 Ai Bi SULi

0 0 0 0 1 1

0 0 0 1 1

0 0 1 0 0 0

0 0 1 1 0

0 1 0 0 1 Bi’

0 1 0 1 0

0 1 1 0 1 Bi’

0 1 1 1 0

1 0 0 0 1 Bi’

1 0 0 1 0

1 0 1 0 1 1

1 0 1 1 1

1 1 0 0 0 Bi

1 1 0 1 1

1 1 1 0 1 1

1 1 1 1 1

Podemos simplificar la tabla de verdad haciendo que SULi esté en función de Bi. Así haríamos una tabla de verdad de 3 variables, las de control, S1 y S0, y esta vez únicamente la de datos Ai. Podríamos haber simplificado igualmente por cualquier otra variable que no fuera Bi sin embargo la he escogido por simple cuestión de comodidad ya que al haberla representado como bit menos significativo (LSB), está situada en la columna más exterior en la derecha y es muy fácil reducir la tabla de verdad así.

S1 S0 Ai SULi

0 0 0 1

0 0 1 0

0 1 0 Bi’

0 1 1 Bi’

1 0 0 Bi’

1 0 1 1

1 1 0 Bi

1 1 1 1

Una vez tenemos la tabla de verdad reducida, podemos implementar la función SULi con un multiplexor de 8 a 1, utilizando las entradas S1 (MSB), S0, Ai (LSB) como entradas de control del multiplexor, y los valores 1, 0 y la entrada Bi y su complemento como entradas del multiplexor. La salida de dicho multiplexor será SULi. Como ya he comentado antes, al ser una unidad lógica con 4 bits este procedimiento habremos de repetirlo cuatro veces.

Para

...