Procesamiento digital de la información

LOGICA COMBINACIONAL PROGRAMABLE

Procesamiento digital de la información.

Los PLDs (Dispositivos lógicos programables) se utilizan en muchas aplicaciones para reemplazar a los circuitos SSI y MSI, ya que ahorran espacio y reducen el número y el coste de los dispositivos en un determinado diseño.

Existen diferentes tipos de dispositivos PLD: SPLD, CPLD, FPGA, etc.

Compuestos por dos matrices de líneas y columnas conectadas a un grupo depuestas AND por un lado y a otro grupo de puertas OR por otro. En función de donde esté situada la matriz programable se clasifican en:

ARQUITECTURA MATRIZ AND MATRIZ OR

PROM FIJA PROGRAMABLE

PAL PROGRAMABLE FIJA

PLA PROGRAMABLE PROGRAMABLE

Notación:

Tipos de PLDs.

• PROM (Programmable Read-Only Memory) : Se utiliza como una memoria direccionable y no como un dispositivo lógico, debido a las limitaciones que imponen las puertas AND fijas.

• PLA (Matriz lógica programable): debido a que es el usuario y no el fabricante el que la programa.

Programable las dos células ⇒ mayor coste, mayor versatilidad ⇒ facilidades de diseño.

Notación:

Ejemplo:

PLA 3×4×2 ⇒ (3 entradas, 4 AND y 2 salidas)

PLA (n+1)×(m+1)×4

• PAL (Matriz lógica programable): Mejora las desventajas de las PLA en cuanto a los retardos en los fusibles. Es el dispositivo programable, para una sola vez, más común, y se implementa con tecnología TTL y ECL.

Programable la matriz AND ⇒ uso para muchas entradas y pocos términos minterm.

Su estructura permite implementar cualquier suma de productos lógica con un número de variables definido.

Cada punto de intersección entre una fila y columna se llama celda, y es el elemento programable de la PAL.

Diagrama de bloques

Típicamente n ≥ 8 y m ≤ 8.

Algunas PAL disponen de pines de E/S.

Referencia estándar de una PAL

• GAL(Matriz Lógica Genérica): Es el desarrollo más reciente. Tiene una estructura muy parecida a la PAL, pero con las siguientes diferencias:

• Es reprogramable.

• Tiene configuraciones de salida reprogramables.

Usa tecnología E2CMOS (Electrically Erasable CMOS).

Funcionamiento: Una GAL permite implementar cualquier expresión en suma de productos con un número de variables definidas. El proceso de programación consiste en activar o desactivar cada celda E2CMOS con el objetivo de aplicar la combinación adecuada de variables a cada compuerta AND y obtener la suma de productos.

Las celdas E2CMOS activadas conectan las variables deseadas o sus complementos con las apropiadas entradas de las puertas AND. Las celdas E2CMOS están desactivadas cuando una variable o su complemento no se utilizan en un determinado producto. La salida final de la puerta OR es una suma de productos.

Diagrama de bloques

Tipicamente n . 8 y m . 8. Las OLMC (output logic macrocells), se pueden programar como lógica combinacional o como logica secuencial. Las OLMC proporcionan una mayor flexibilidad que la logica de salida fija de una PAL.

Referencia

CPLD

Los CPLD extienden el concepto de un PLD (del acrónimo inglés Programmable Logic Device) a un mayor nivel de integración ya que permite implementar sistemas más eficaces, ya que utilizan menor espacio, mejoran la fiabilidad del diseño, y reducen costos. Un CPLD se forma con múltiples bloques lógicos, cada uno similar a un PLD.

Los bloques lógicos se comunican entre sí utilizando una matriz programable de interconexiones, lo cual hace más eficiente el uso del silicio, conduciendo a una mejor eficiencia a menor costo. A continuación se explican brevemente las principales características de la arquitectura de un CPLD.

FPGA

Una FPGA (Field Programmable Gate Array) es un dispositivo semiconductor que contiene bloques de lógica

...