LABORATORIO N°06: DISEÑO PARA TESTABILIDAD: MODELO STUCK OPEN – STUCK ON
Enviado por italom • 20 de Enero de 2021 • Informes • 3.471 Palabras (14 Páginas) • 409 Visitas
[pic 1]
LABORATORIO N°06: DISEÑO PARA TESTABILIDAD: MODELO STUCK OPEN –
STUCK ON
CURSO:
- MICRO/NANO SISTEMAS ELECTRÓNICOS
ESTUDIANTE:
DOCENTE:
- Ing. RUBEN ALARCON MATUTTI
LIMA – PERÚ
2021
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
**FACULTAD DE INGENIERÍA ELECTRÓNICA**
CURSO: MICRO Y NANO SISTEMAS ELECTRÓNICOS.
EXPERIENCIA N° 06.
- INSTRUCCIONES:
Preparar el informe en WORD y en PDF, adjuntar los archivos *.MSK de los diseños, comprimir en un directorio con sus apellidos y enviar por e-mail a los correos (ralarconm@unmsm.edu.pe, ramatutti@gmail.com).
Poner en el asunto: Laboratorio de micro/nanos sistemas electrónicos
El área debe aproximarse a un cuadrado.
En el programa DSCH y Microwind hacer el “Layout” automático (diseño físico) con el DSCH, de dimensiones mínimas (L=0.25) y la simulación con las indicaciones dadas en los laboratorios anteriores. Hallar la frecuencia máxima de operación y el área ocupada.
- Agrupar todos los transistores tipo P en un sólo N-WELL. - Usar la capa de Polisilicio (rojo) para formar transistores y excepcionalmente solo para conexiones muy cortas.
- Usar metal 1, metal 2, para las conexiones. -Verificar el DRC desde el inicio y mantener dimensiones mínimas.
- Realizar la simulación funcional con señales de entrada cuya frecuencia sea mucho menor de la frecuencia máxima de operación (la inversa del retardo máximo dado por el simulador).
- Unir con capa de metal la entrada o salida del mismo nombre para sea un solo pin I/O.
- Usar CMOS 0.25 micras. Fuente de tensión 2.5V.
- DESARROLLO:
- Diseñar la Función dada usando el Estilo CMOS Dinámico. Usando el Diagrama de Tiempo dado en la siguiente figura:
Sea la Función:
[pic 2]
[pic 3]
[pic 4]
[pic 5]
[pic 6]
- Determinar el número de transistores del circuito que pueden tener los fallos S-OPEN y fallo S-ON
En este circuito se utilizará 8 transistores Pmos y 2 transistores Nmos. En total podemos obtener 10 transistores con fallas S-OPEN y 10 transistores con fallas S-ON.
A continuación, se muestra la tabla de verdad:
[pic 7] | [pic 8] | [pic 9] | [pic 10] | F | |
0 | 0 | 0 | 0 | 0 | 1 |
1 | 0 | 0 | 0 | 1 | 0 |
2 | 0 | 0 | 1 | 0 | 0 |
3 | 0 | 0 | 1 | 1 | 1 |
4 | 0 | 1 | 0 | 0 | 0 |
5 | 0 | 1 | 0 | 1 | 0 |
6 | 0 | 1 | 1 | 0 | 0 |
7 | 0 | 1 | 1 | 1 | 0 |
8 | 1 | 0 | 0 | 0 | 0 |
9 | 1 | 0 | 0 | 1 | 0 |
10 | 1 | 0 | 1 | 0 | 0 |
11 | 1 | 0 | 1 | 1 | 0 |
12 | 1 | 1 | 0 | 0 | 1 |
13 | 1 | 1 | 0 | 1 | 0 |
14 | 1 | 1 | 1 | 0 | 0 |
15 | 1 | 1 | 1 | 1 | 1 |
Posteriormente se utiliza el mapa de Karnaught para ver si se puede simplificar el circuito:[pic 11]
[pic 12] | 00 | 01 | 11 | 10 |
00[pic 13] | 1 | 1 | ||
01 | ||||
11 | 1 | 1 | ||
00 |
Como vemos en la tabla anterior, el circuito no se puede simplificar; así que, la ecuación resultante es:
[pic 14]
[pic 15]
Figura: 1 Esquemático de transistores CMOS Dinámico
[pic 16]
Figura: 2 Diseño en DSCH
...