LABORATORIO N°06: DISEÑO PARA TESTABILIDAD: MODELO STUCK OPEN – STUCK ON

[pic 1]

LABORATORIO N°06: DISEÑO PARA TESTABILIDAD: MODELO STUCK OPEN –

STUCK ON

CURSO:

• MICRO/NANO SISTEMAS ELECTRÓNICOS

ESTUDIANTE:

DOCENTE:

• Ing. RUBEN ALARCON MATUTTI

LIMA – PERÚ

2021

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

**FACULTAD DE INGENIERÍA ELECTRÓNICA**

CURSO: MICRO Y NANO SISTEMAS ELECTRÓNICOS.

EXPERIENCIA N° 06.

1. INSTRUCCIONES:

Preparar el informe en WORD y en PDF, adjuntar los archivos *.MSK de los diseños, comprimir en un directorio con sus apellidos y enviar por e-mail a los correos (ralarconm@unmsm.edu.pe, ramatutti@gmail.com).

Poner en el asunto: Laboratorio de micro/nanos sistemas electrónicos

El área debe aproximarse a un cuadrado.

En el programa DSCH y Microwind hacer el “Layout” automático (diseño físico) con el DSCH, de dimensiones mínimas (L=0.25) y la simulación con las indicaciones dadas en los laboratorios anteriores. Hallar la frecuencia máxima de operación y el área ocupada.

• Agrupar todos los transistores tipo P en un sólo N-WELL. - Usar la capa de Polisilicio (rojo) para formar transistores y excepcionalmente solo para conexiones muy cortas.
• Usar metal 1, metal 2, para las conexiones. -Verificar el DRC desde el inicio y mantener dimensiones mínimas.
• Realizar la simulación funcional con señales de entrada cuya frecuencia sea mucho menor de la frecuencia máxima de operación (la inversa del retardo máximo dado por el simulador).
• Unir con capa de metal la entrada o salida del mismo nombre para sea un solo pin I/O.
• Usar CMOS 0.25 micras. Fuente de tensión 2.5V.

1. DESARROLLO:        

• Diseñar la Función dada usando el Estilo CMOS Dinámico. Usando el Diagrama de Tiempo dado en la siguiente figura:

Sea la Función:

[pic 2]

[pic 3]

[pic 4]

[pic 5]

[pic 6]

• Determinar el número de transistores del circuito que pueden tener los fallos S-OPEN y fallo S-ON

En este circuito se utilizará 8 transistores Pmos y 2 transistores Nmos. En total podemos obtener 10 transistores con fallas S-OPEN y 10 transistores con fallas S-ON.

A continuación, se muestra la tabla de verdad:

Posteriormente se utiliza el mapa de Karnaught para ver si se puede simplificar el circuito:[pic 11]

Como vemos en la tabla anterior, el circuito no se puede simplificar; así que, la ecuación resultante es:

[pic 14]

[pic 15]

Figura:  1 Esquemático de transistores CMOS Dinámico

[pic 16]

Figura:  2 Diseño en DSCH

• Elegir y hallar el vector/vectores de test para detectar 02 fallos S-OPEN y 02 fallos S-ON

• Para el modelo Stuck Open, hallar los vectores de inicialización y los vectores de test, en casos de falla del transistor tipo N de la entrada X1

[pic 17]

Figura:  3 Modelo Stuck Open para el transistor tipo N de la entrada X1

A continuación, se muestra una tabla con todos los valores de la función cuando este transistor se encuentra abierto. Como el transistor Nmos de la entrada X1 está abierto, usamos la combinación de dicho transistor en conducción con el transistor X2 negado tipo Nmos para hallar el vector de test estando en el estado de evaluación.

El casillero de color celeste es el de inicialización <0,0,0,0>, se puede utilizar el mismo segmento de precarga, ya que coloca la salida en “1”

...