MIPS

MIPS:

Breve reseña histórica de MIPS:

• 1981: Hennesy en la Universidad de Stanford empieza a trabajar en un nuevo

procesador que permita segmentación.

• 1984: Hennesy deja Stanford para crear su propia empresa: MIPS Computer

Systems.

• 1985: Sale al mercado el procesador R2000 (MIPS I), de 32 bits.

• 1988: Versión R3000 (actualización de MIPS I), de 32 bits.

• 1991: Versión R4000 (MIPS III), de 64 bits. Su principal cliente es SGI.

• 1992: SGI compra MIPS Computer Systems, que pasa a ser MIPS

Technologies. En esta década permiten licencias de MIPS a terceros fabricantes

(“3rd party vendors”), que realizan diversas implementaciones de la arquitectura.

• 1999: Versiones MIPS32 (MIPS II) y MIPS64 (MIPS V). Múltiples fabricantes

han adquirido su licencia: IDT, NEC, Siemens, Sony, Toshiba, etc.

• Actualidad: MIPS presente en millones de hogares por ejemplo con Nintendo

64 y Sony Playstation 2.

• MIPS: Microprocessor without Interlocked Pipeline Stages (microprocesador sin

bloqueos en las etapas de segmentación).

Introducción a la arquitectura MIPS:

Segmentación de instrucciones: técnica de implementación de unidades decontrol que permite tratar las instrucciones en serie dividiéndolas en fases.

Con un único cauce de ejecución de instrucciones es posible mantener ejecutándose simultáneamente varias instrucciones, cada una en una fase distinta

MIPS es una arquitectura diseñada para optimizar la segmentación en unidadesde control y para facilitar la generación automática de código máquina por partede los compiladores.

MIPS: Microprocessor without Interlock Pipeline Stages (microprocesador sin bloqueos en las etapas de segmentación).

MIPS es RISC (computador con repertorio de instrucciones reducido).

Existen múltiples fabricantes de microprocesadores con arquitectura MIPS.

Con el nombre de MIPS (siglas de Microprocessor without Interlocked Pipeline Stages) se conoce a toda una familia de microprocesadores de arquitectura RISC desarrollados por MIPS Technologies.

Los diseños del MIPS son utilizados en la línea de productos informáticos de SGI; en muchos sistemas embebidos; en dispositivos para Windows CE; routers Cisco; y videoconsolas como la Nintendo 64 o las Sony PlayStation, PlayStation 2 y PlayStation Portable.

Aplicaciones:

Entre los fabricantes de estaciones de trabajo basadas en procesadores MIPS destacan SGI, MIPS Computer Systems, Inc., Olivetti, Siemens-Nixdorf, Acer, Digital Equipment Corporation, NEC y DeskStation. Varios sistemas operativos fueron portados a la arquitectura, ejemplos de ello son el SGI IRIX, Microsoft Windows NT (aunque el soporte para MIPS finalizó con el lanzamiento de Windows NT 4.0) y Windows CE, Linux, BSD, UNIX System V, SINIX, MIPS Computer Systems RISC/os, entre otros.

Sin embargo, el uso del MIPS como procesador principal de estaciones de trabajo ha caído, y SGI ha anunciado sus planes de cesar el desarrollo de iteraciones de alto rendimiento de la arquitectura MIPS en favor de procesadores basados en la tecnología Intel IA64 (véase la sección "Otros modelos y planes futuros").

Por otra parte, el uso de microprocesadores MIPS en sistemas embebidos es probable que se mantenga gracias al bajo consumo de energía y características térmicas de las implementaciones integradas, así como a la gran disponibilidad de herramientas de desarrollo y de expertos conocedores de la arquitectura.

Historia

En 1981, un equipo liderado por John L. Hennessy en la Universidad de Stanford comenzó a trabajar en lo que se convertiría en el primer procesador MIPS. La idea básica era mejorar drásticamente el rendimiento mediante el uso de la segmentación, una técnica que ya era entonces muy conocida pero también difícil de implementar. Su funcionamiento puede resumirse en que la ejecución de una instrucción es dividida en varias etapas, comenzando la "etapa 1" de una instrucción antes de que haya finalizado la ejecución de la instrucción anterior. En contraste, los diseños tradicionales esperaban la finalización por completo de una instrucción antes de pasar a la siguiente, de modo que grandes áreas de la CPU permanecían inactivas mientras el proceso continuaba. Además, la frecuencia de reloj de toda la CPU venía dictada por la latencia del ciclo completo, en lugar de por el llamado camino crítico, latencia de la etapa de segmentación que más tarda en completarse.

Otra de las grandes barreras a superar por la segmentación era la necesidad de introducir bloqueos para poder asegurarse de que las instrucciones que necesitan varios ciclos de reloj para completarse dejan de cargar datos desde los registros de segmentación. Estos bloqueos pueden durar cantidades de tiempo considerables, y suponían una gran barrera a mejoras de velocidad posteriores. Por ello, uno de los principales aspectos del diseño del MIPS fue el marcarse como objetivo que todas las subfases (incluyendo el acceso a memoria) de todas las instrucciones tardasen un único ciclo en completarse, dejando así de ser necesarios los bloqueos, y permitiendo un rendimiento de un solo ciclo.

Aunque esta idea de diseño eliminó numerosas instrucciones útiles, destacando el hecho de que la multiplicación y la división necesitarían varias instrucciones, en conjunto se sabía que el rendimiento general del sistema sería drásticamente mejorado al poder funcionar los chips a frecuencias mucho mayores. Este ascenso de la velocidad sería difícil con la intervención de los bloqueos, pues el tiempo necesario es función del tamaño del chip y de la frecuencia de reloj: añadir el hardware necesario para evitarlos reduciría notablemente la velocidad del sistema.

La eliminación de estas instrucciones se convirtió en un tema polémico. Muchos observadores afirmaron que ese diseño (y los procesadores RISC en general) nunca superaría sus ambiciosas expectativas ("Si

...